ESA・トレーニングスケジュール

現在弊社で予定しているESA・トレーニングのスケジュールと申し込み状況一覧です。
詳しくは弊社セールスグループにお尋ねください。

講座名日程期間状況
体験講座
SystemC動作合成編(無償)
10/9/30(木)~9/30(木)
13:30~17:30
0.5日間満員
体験講座
SystemC動作合成編(無償)
10/10/27(水)~10/27(水)
13:30~17:30
0.5日間受付中
SystemVerilogセミナー
(入門コース)
10/9/21(火)~9/22(水)
10:00~18:00
2日間受付中
専門分野
(設計スタイルガイドセミナー)
10/9/24(金)~9/24(金)
10:00~18:00
1日間受付中
SystemCセミナー
(入門コース)
10/9/27(月)~9/28(火)
10:00~18:00
2日間受付中
フレッシュマンセミナー
(RTL設計初級 実機演習講座)
10/10/4(月)~10/6(水)
10:00~18:00
3日間受付中
Verilog HDLセミナー
(論理回路基礎)
10/10/7(木)~10/8(金)
10:00~18:00
2日間受付中
専門分野
Spice中級講座
10/10/13(水)~10/13(水)
10:00~17:00
1日間受付中
Verilog HDLセミナー
(RTL設計上級 機能検証)
10/10/14(木)~10/15(金)
10:00~18:00
2日間受付中
Verilog HDLセミナー
(RTL設計初級)
10/10/20(水)~10/22(金)
10:00~18:00
3日間受付中
専門分野
シェルスクリプト講座
10/11/4(木)~11/4(木)
13:30~17:30
0.5日間受付中
専門分野
新しい検証技術講座
10/11/5(金)~11/5(金)
10:00~18:00
1日間受付中
SystemCセミナー
(入門コース)
10/11/11(木)~11/12(金)
10:00~18:00
2日間受付中
専門分野
Verilog-AMS初級講座
10/11/18(木)~11/18(木)
10:00~17:00
1日間受付中
SystemCセミナー
(TLM入門コース)
10/11/19(金)~11/19(金)
10:00~18:00
1日間受付中
SystemVerilogセミナー
(アサーションコース)
10/11/25(木)~11/26(金)
10:00~18:00
2日間受付中
Verilog HDLセミナー
(RTL設計中級 論理合成)
 
10:00~18:00
2日間 
Verilog HDLセミナー
(RTL設計上級 論理合成)
 
10:00~18:00
2日間 
Verilog HDLセミナー
(RTL設計中級 機能検証)
 
10:00~18:00
2日間 
組込み分野
(MPU基礎)
 
10:00~18:00
1日間 
組込み分野
(ハードウェア基礎)
 
10:00~18:00
2日間 
組込み分野
(組込みC言語入門)
 
10:00~18:00
2日間 
専門分野
(SoC設計セミナー)
 
10:00~18:00
2日間 
専門分野
Spice初級講座
 
10:00~17:00
1日間 
専門分野
CoFluentセミナー(無償)
 
13:30~17:30
0.5日間 
FPGAデバッグ用CPU埋め込みサービス
「Health Check Core」セミナー
 
13:00~17:00
0.5日間 
STARC認定 設計技能検定試験 「ESA」
 
9:00~12:00
0.5日間 
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング日程表
Eラーニング
STIL講座
STIL講座ログイン
SystemC講座
SystemC講座ログイン
SystemC講座体験版ログイン
EDA
DOCEA
JEDA
設計スキルアセスメント
ESA(法人向け)
ESA(一般開催)
設計・コンサルティング
SystemC
Design Style Guide
ダウンロード
購入・見積もり
hdLabニュースバックナンバー
SystemCJapan
Vectology
PASONA ENGINEERING