トレーニングスケジュール

現在弊社で予定しているトレーニングのスケジュールと申込受付状況一覧です。
お申込の際は「受付中」をクリックし、ご希望の講座名にチェックを入れ、必要事項をご入力の上、
お申込ください。
尚、ご希望講座の開催予定がない場合、又は下記開催日程以外での開催をご希望される場合は、
トレーニング開催リクエストよりお申込ください。

講座名日程期間状況
専門分野
(設計スタイルガイドセミナー・VHDL版)
19/11/28(木)~11/29(金)
10:00~18:00
2日間終 了
SystemCセミナー
(入門コース)
19/12/10(火)~12/11(水)
10:00~18:00
2日間受付中
Verilog HDLセミナー
(RTL設計中級 機能検証)
19/12/12(木)~12/13(金)
10:00~18:00
2日間受付中
Verilog HDLセミナー
(RTL設計初級)
19/12/18(水)~12/20(金)
10:00~18:00
3日間受付中
SystemVerilogセミナー
(入門コース)
20/1/9(木)~1/10(金)
10:00~18:00
2日間受付中
SystemVerilogセミナー
(アサーションコース)
20/1/30(木)~1/31(金)
10:00~18:00
2日間受付中
SystemCセミナー
(TLM入門コース)
 
10:00~18:00
1日間 
SystemCセミナー
(TLM実践コース)
 
10:00~18:00
1日間 
Verilog HDLセミナー
(論理回路基礎)
 
10:00~18:00
2日間 
Verilog HDLセミナー
(RTL設計中級 論理合成)
 
10:00~18:00
2日間 
Verilog HDLセミナー
(RTL設計上級 機能検証)
 
10:00~18:00
2日間 
フレッシュマンセミナー
(RTL設計初級 実機演習講座)
 
10:00~18:00
3日間 
専門分野
(設計スタイルガイドセミナー・Verilog HDL版)
 
10:00~18:00
2日間 
専門分野
(RTL設計初級 VHDL)
 
10:00~18:00
3日間 
専門分野
(検証スクリプト講座)
 
10:00~18:00
1日間 
専門分野
(システム設計概論)
 
10:00~18:00
2日間 
専門分野
(新しい検証技術講座)
 
10:00~18:00
1日間 
組込み分野
(Linux初級講座)
 
10:00~18:00
1日間 
組込み分野
(MPU基礎)
 
10:00~18:00
1日間 
組込み分野
(ハードウェア基礎)
 
10:00~18:00
2日間 
組込み分野
(組込みC言語入門)
 
10:00~18:00
2日間 
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
e-Learning System「STIL」
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP