HDLABトレーニング(Verilog HDL)

論理回路基礎

FPGAボードを用いて、回路設計、検証、動作確認を行なう講座です。
論理回路の基礎を理論だてて学ぶと同時に、実際の回路動作を体験できます。
(本講座ではVerilog HDLは使用しません)

"論理回路基礎"の詳細»

RTL設計初級

Verilog HDLの入門講座です。HDLを使って論理回路(デジタル回路)の設計を学習します。回路の設計と設計物の検証のためのテストベンチ記述や論理合成も含まれますので、この講座だけでHDL設計全般を習得できます。

"RTL設計初級"の詳細»

RTL設計中級 機能検証

自分で設計した回路(RTL)を検証する手順/方法を習得する。
検証精度の向上や効率化を図るための各種検証テクニックや検証手法を習得できます。

"RTL設計中級 機能検証"の詳細»

RTL設計中級 論理合成

HDL設計の実践講座です。ASICを設計するために必要な、論理合成ツールの初歩的な利用について学習します。論理合成はツールに依存する部分が大きいので、論理合成ツールを使いながら説明します。
またツールの使い方だけではなく、論理合成に適したRTL記述や、論理合成におけるタイミング解析などについても学習します。なおこのコースは、論理合成の入門コースとして設定されています。

"RTL設計中級 論理合成"の詳細»

RTL設計上級 機能検証

・新たな検証手法を習得する講座です。SystemVerilog言語を用いた記述方法を紹介します。
・検証の効率と精度を向上させる各種ノウハウを習得できます。テストプラン作成、UMLの利用、非同期回路の検証などについても、説明と演習を行います。

"RTL設計上級 機能検証"の詳細»

RTL設計上級 論理合成

論理合成ツールによるタイミングクロージング手法を習得する講座です。
ASICの性能を引き出すための論理合成スクリプトや論理合成ノウハウを学習します。

"RTL設計上級 論理合成"の詳細»
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
Eラーニング
STIL講座
STIL講座ログイン
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP