設計スタイルガイドセミナー(VHDL版)

LSI設計品質の向上や設計資産(IP)の流用促進のために、ハードウェア記述言語(VHDL)による記述品質の向上が重要となっています。ここでは品質向上と再利用を考慮した記述について解説します。またこの講座では、設計、検証から論理合成までに渡った範囲で、各注意点を解説しています。

講座名 設計スタイルガイドセミナー(VHDL版)
講習期間 2日間
受講料(税込) ¥107,800/人
講座概要 ・設計資産の再利用の為の可読性向上
・基本的な記述スタイルの紹介
・RTL記述、シミュレーションのテクニック取得
受講対象者 ・システムLSI設計者及びプロジェクトマネージャー
・RTL設計の初級者でも受講可能だが、1年程度の経験が望ましい
前提知識 VHDLおよび論理合成について基本的な知識を有する事
内容 国内大手半導体関連企業が出資する半導体理工学研究センター(STARC)とエッチ・ディー・ラボが共同開発した「RTL設計スタイルガイド」をベースに、VHDLによる機能記述の基本、シミュレーションや論理合成に適した記述、再利用を考慮した記述について解説します。今回は2011年の改訂で追加された、非同期クロックドメイン間転送について解説します。また新しい検証メソドロジ(アサーションなど)についても触れています。
1.基本設計制約
2.RTL記述テクニック
3.RTL設計手法
4.検証のテクニック
5.Design Compilerによる論理合成
演習 ・ツールによる演習はありません。
・記述による違いを理解するための机上演習があります
日程 最新のスケジュールとお申込状況はこちらからご確認ください。
定員 12名(最少開催人数:4名)
場所 株式会社エッチ・ディー・ラボ
申し込み 受講申込規約をご確認いただき、こちらよりお申し込みください。
問い合わせ こちらよりお問い合わせください。
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
e-Learning System「STIL」
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP