新しい検証技術講座

昨今、検証手法において、アサーション、カバレッジ、制約付きランダムと言えば、誰もが耳にしたことのある検証手法です。
しかし、実際にどのような機能や活用方法があるのかについて確認するには、調査や勉強に時間がかかり、なかなか手が出せないという方も多いかと思います。
本講座では、これら検証手法を記述例を使って説明し、演習を通してその働きを確認します。

講座名 新しい検証技術講座
 ~アサーション、カバレッジ、ランダムを使ってみよう~
講習期間 1日間 (10:00-18:00)
受講料(税込) ¥53,900/人
講座概要 新たな検証技術として注目されているアサーション、カバレッジ、制約付きランダム について、それぞれの概要とメリットについて説明します。またテキストの記述例をもとに演習で実際にシミュレーションを行い、その効果について体験していただきます。
本講座ではSystemVerilog言語を使用します。
なお、本講座の内容は、「RTL設計上級・機能検証」、および「SystemVerilog入門」講座でも説明しています。
受講対象者 ・Verilog HDLで検証を行っている方
・アサーション、カバレッジ、制約付きランダムについて興味のある方
前提知識 ・Verilog HDLで設計/検証の経験がある方
※SystemVerilogの文法についての知識は不要です。
※複雑な高度な記述は行いません。Verilog HDLの知識の少ないVHDL利用者でも受講可能です。
内容 ・検証技術のトレンド
・制約付きランダム
・カバレッジ
・アサーション
・演習
※内容は一部変更になる可能性があります

講座テキストの目次はこちら
演習 Linuxベースのシミュレーション・ツールを使用してアサーション、カバレッジ、制約付きランダムの動作の確認および効果を体験していただきます。
日程 最新のスケジュールとお申込状況はこちらからご確認ください。
定員 12名(最少開催人数:4名)
場所 株式会社エッチ・ディー・ラボ
申し込み 受講申込規約をご確認いただき、こちらよりお申し込みください。
問い合わせ こちらよりお問い合わせください。
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
e-Learning System「STIL」
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP