自分で設計した回路（RTL）を検証する手順／方法を習得する。
検証精度の向上や効率化を図るための各種検証テクニックや検証手法を習得できます。
| 講座名 | RTL設計中級 機能検証 |
|---|---|
| 講習期間 | 2日間 |
| 受講料(税込) | お一人様 ￥102,900 |
| 講座概要 | 本講座では実際の検証業務に近い形で、要求仕様書から検証プラン(検証項目と検証仕様書)の作成を体験し、検証手順とアプローチを理解することができます。 また入力、観測、評価の特徴を理解し、検証環境の構築方法および実装方法を、記述例やノウハウを交えて解説します。 他に検証精度の向上や効率化のために必要となる基本的な検証手法（メソドロジ）としてコードカバレッジやLintチェックなどの特徴と注意点の解説を行います。 この講座は効率的な検証環境の構築を主な内容とした、実検証作業の入門者向けのコースとして設定されています。 |
| 受講対象者 | ・回路設計業務に従事する技術者、および管理監督する立場の技術者 ・RTL(Verilog HDL)による設計実務１年程度の経験者 |
| 前提知識 | ・Verilog HDLの文法知識。 ※深い知識は使いませんが、タスクの知識は必要です。 ・UNIX/Linuxの操作知識。 ※簡単なものしか使いません。Windowsが操作できれば、対応可能です。 |
| 内容 | ・検証の概要と手順 －検証で必要な作業と進め方について解説します。 ・検証プラン －検証対象回路の確認すべき内容を抽出した検証項目と、検証手順(入力パターン)を 記載した検証仕様書の作成方法について解説します。 ・検証環境部品 －検証環境の構成要素の機能と作成方法について解説します。 テストケース・・・・・・・・・検証手順（入力パターン） ドライバ・・・・・・・・・・・・・入力信号の駆動 チェッカ・・・・・・・・・・・・・動作の自動評価 リファレンスモデル・・・・データの期待値生成 期待値比較・・・・・・・・・・データの自動評価 etc ・検証環境の構築 －ドライバなどの検証環境部品の実装方法とテクニックについて解説します。 ・基本メソドロジ －検証精度および効率化のための基本手法として、コードカバレッジ、リントツールの 活用方法について解説します。 ・応用メソドロジ －さらに検証の精度および効率を向上させるための検証手法について紹介します。 講座テキストの目次はこちら |
| 演習 | ・Unix／Linuxベースの環境で演習を行う。 ・検証プランの作成 ・検証環境部品の作成 －ドライバとレスポンダ －モニタとチェッカ －リファレンス・モデルと期待値比較 ・検証環境の構築 ・テストケースの作成 ・基本メソドロジの実施 －コードカバレッジ －Lintチェック |
| 日程 | 最新のスケジュールとお申込状況はこちらからご確認ください。 |
| 定員 | １２名（最少開催人数：４名） |
| 場所 | 株式会社エッチ・ディー・ラボ 神奈川県横浜市港北区新横浜3-1-4 プラスタリアビル6F |
| 申し込み | 受講申込規約をご確認いただき、こちらよりお申し込みください。 |
| 問い合わせ | こちらよりお問い合わせください。 |
