RTL設計上級 論理合成

論理合成ツールによるタイミングクロージング手法を習得する講座です。
ASICの性能を引き出すための論理合成スクリプトや論理合成ノウハウを学習します。

講座名 RTL設計上級 論理合成
講習期間 2日間
受講料(税込) お一人様 ¥105,840
講座概要 ・クロック系統の正しい設定方法の確立
・正しいホールド保証の考え方の確立
・モード毎に切り替えるタイミング解析
・部分タイミング解析とデザイン全体のタイミング解析
・面積削減、速度向上テクニックの確立
受講対象者 ・Synopsys社Design Compilerのライセンシーに限ります
・論理合成入門講座の受講者、および同等知識を有する方
・RTL記述の初歩的な知識を有する方
前提知識 ・Tclスクリプト
(基本的な合成スクリプトが組めること)
内容 ・複数クロックドメインのタイミング解析
・ホールド保障とタイミング解析の原理
・モード毎に切り替えるタイミング解析
・不要なタイミング解析エラーの対策
・下位階層のタイミング解析を全体合成に適用する方法
・論理合成のテクニックについて
※内容は一部変更になる可能性があります。
演習 ・LinuxのPC上で、論理合成ツールを用いて演習を行ないます。
- 複数のモジュール間のタイミング解析
- マルチクロック・マルチサイクルの合成
- テスト回路を考慮したタイミング解析
- 面積削減の合成手法
日程 最新のスケジュールとお申込状況はこちらからご確認ください。
定員 9名(最少開催人数:4名)
場所 株式会社エッチ・ディー・ラボ
神奈川県横浜市港北区新横浜3-1-4 プラスタリアビル6F
申し込み 受講申込規約をご確認いただき、こちらよりお申し込みください。
問い合わせ こちらよりお問い合わせください。
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
Eラーニング
STIL講座
STIL講座ログイン
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP