STIL1450.1基礎講座

本講座は月毎の募集ですが、学習開始は毎週水曜日ですので、お申し込みから二週間以内に学習を開始することができます。

●受講条件:インターネットに接続できるマシンがあり、E-Mailアドレスを所有している方だけが受講を申し込めます。

●標準学習時間:5時間(300分)

●受講料:¥54,000(税込み)

●理解度テスト
各章毎に学習事後テストが用意してあります。
合格、不合格の判定はありませんが、間違ったテストは内容を再度学習していただけるように、理解できるまで何度でもテストを行うことができます。

●修得判定テスト
全ての章を受講後、終了判定テスト(最終テスト)が用意されています。80点以上で合格です。

●連絡先:こちらからご連絡いただけます。

講座のねらい STILは半導体テストのための、設計,シミュレーション,ATEテスト,故障解析の全ての環境において共通なテストデータの記述言語としての利用が可能で、半導体テストに携わる技術者は今後修得が必須となり、本講座の受講によってスキルアップを図ります。
講座概要 STIL拡張仕様であるIEEE Std 1450.1-2005の仕様と、これに基づくSTILデータを扱うために必要な知識を修得するための講座です。基礎講座では、ATPGなどで出力されるスキャンパターンの記述機能と、拡張されたテストパターンの記述機能について学習します。
受講対象者 IEEE Std.1450.0 の仕様に準拠したSTILファイルの読み書きができる基礎知識。STIL1450.0基礎講座の受講者、または同等の知識を有しているか、基本的なSTILファイルであれば読み書き出来る知識を有している。
前提知識 LSIのテストの概要とLSIのテストに必要となるテストデータの記述に関する一般的な基礎知識が必要です。テストデータについては記述すべき内容についての一通りの知識です。インターネットブラウザがお使いになれること。
教材 本講座はe-Learningによる受講のため配布する教材テキストはありません。
内容 1章:STIL1450.1について
2章:STIL1450.1で拡張された基本記述
3章:STIL1450.1の宣言とユーザーキーワードの拡張
4章:信号定義の拡張
5章:変数定義の拡張
6章:タイミング定義の拡張
7章:パターン記述の拡張
最終テスト
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
e-Learning System「STIL」
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP