STIL1450.2拡張講座

本講座は月毎の募集ですが、学習開始は毎週水曜日ですので、お申し込みから二週間以内に学習を開始することができます。

●受講条件:インターネットに接続できるマシンがあり、E-Mailアドレスを所有している方だけが受講を申し込めます。

●標準学習時間:3.5時間

●受講料:¥21,600(税込み)

●理解度テスト
各章毎に学習事後テストが用意してあります。
合格、不合格の判定はありませんが、間違ったテストは内容を再度学習していただけるように、理解できるまで何度でもテストを行うことができます。

●修得判定テスト
全ての章を受講後、終了判定テスト(最終テスト)が用意されています。80点以上で合格です。

●連絡先:こちらからご連絡いただけます。

講座のねらい STILは半導体テストのための、設計,シミュレーション,ATEテスト,故障解析の全ての環境において共通なテストデータの記述言語としての利用が可能で、半導体テストに携わる技術者は今後修得が必須となり、本講座の受講によってスキルアップを図ります。
講座概要 IEEE 標準のテストデータ記述言語であるSTIL(スタイル)に対する拡張仕様(IEEE Std.1450.2-2002)を学習できる e-Learning講座です。IEEE Std.1450.2-2002 の拡張仕様が標準化されたことによって、STILにおいてテストプログラム情報であるDCレベルの定義情報を記述することができるステートメントがサポートになりました。本講座では、そのIEEE Std.1450.2-2002 の拡張仕様で追加されたステートメントや、拡張された記述方法について詳細を学習し、拡張仕様に準拠したSTILファイルの作成ができる知識を習得します。
受講対象者 STILの言語習得を希望される方、STILの作成、編集のためのスキルを修得する必要のある方を対象にしています。また、STIL1450.0基礎講座およびSTIL1450.0応用講座とあわせて受講していただくことを推奨します。
前提知識 LSIのテストの概要とLSIのテストに必要となるテストデータの記述に関する一般的な基礎知識が必要です。テストデータについては記述すべき内容についての一通りの知識です。
インターネットブラウザがお使いになれること。
教材 本講座はe-Learningによる受講のため配布する教材テキストはありません。
内容  1章 STIL1450.2での拡張について
  1.1 STIL拡張仕様について
  1.2 STIL1450.0の復習
 2章 STIL構成の変更について
  2.1 STILの全体構成
  2.2 記述の基礎
  2.3 チュートリアル
 3章 拡張ステートメントの説明
  3.1 STILステートメントの拡張
  3.2 PatternExecブロックの拡張
  3.3 Spec/Selectorブロックの拡張
  3.4 WaveformTableブロックの拡張
  3.5 Patternブロックの拡張
 4章 追加ステートメントの説明
  4.1 DCLevelsブロック
  4.2 DCSetsブロック
  4.3 DCSequenceブロック
 5章 DC定義情報を含んだ記述例
  5.1 サンプル記述と例題1
  5.2 サンプル記述と例題2
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
e-Learning System「STIL」
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP