Design Style Guide

SystemC動作合成スタイルガイド

●動作合成スタイルガイドとは・・・
・動作合成に必要となる概念などを説明。
・記述上の注意点を列記。
・動作合成用の記述スタイルの定着。
・検証環境や周辺回路とのインターフェースの取り方。
・通信部分のクラス化。
・タイミング制御が必要な回路の作成をビヘイビア、RTL双方で矛盾なく記述し運用する方法。
・いくつもの実設計から得られた経験を生かして作成。
・動作合成を使った設計をすぐに実践することが可能。

お問い合わせ】はこちらから。
購入申込み】はこちらから。

sc_cyn_guide.JPG


※動作合成スタイルガイドのサンプルはダウンロードメニューからダウンロードできます。

"SystemC動作合成スタイルガイド"の詳細»

STARC主催 RTL設計スタイルガイド・セミナ

先日はご多忙の中「半導体理工学研究センター(STARC)主催 RTL設計スタイルガイド・セミナ」にご登録・ご参加いた だき、誠にありがとうございました。
エッチ・ディー・ラボでは今後もRTLスタイルガイドをご活用頂くために、このような機会を設けていきたいと考えています。
次回予定が決まり次第、ご案内させて頂きますので、ご都合がよろし ければ、ぜひご参加ください。

今後とも、なにとぞよろしくお願いいたします。

Design Style Guide

システムのほとんどが1つのチップに搭載されるSoC時代を迎え、ニーズの多様化と市場競争力のキーになるSoC製品の短期開発の要求にいかに応えるかがSoC設計技術に対する大きな課題となっております。
「RTL設計スタイルガイド」 は、IP記述基準として、ハードウェア記述言語によるRTL設計を進めるための設計スタイルを定義したものです。設計スタイルを標準規定することで設計者 によって異なる記述スタイルや合成、検証などの設計手法を共通化することができます。そして記述の読解性が向上し、IPの再利用化に寄与することを狙いとしております。

RTL設計スタイルガイドは、2011年6月27日に培風館より、
「LSI設計の基本 RTL設計スタイルガイド」VHDL編とVerilog HDL編として 、出版されました。
一般書店でお求め頂く事ができます。

尚、書籍のお問合せは、半導体理工学研究センター(STARC)まで、お尋ねください。

教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング日程表
Eラーニング
STIL講座
STIL講座ログイン
EDA
DOCEA
JEDA
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
SystemC
Design Style Guide
購入・見積もり
hdLabニュースバックナンバー
ダウンロード
お問い合わせ

SystemCJapan
Vectology