hdLabニュースバックナンバー

int1_201205

第1回「非同期回路の設計」

「たまにレジスタがおかしな値になる。」「連続データのはずが、たまにデータが抜けることがある。」「指定していないアドレスのレジスタ値が書き変ってしまった。」実機検証でこのような経験をされたことはないでしょうか?こんな時はまず非同期クロック間のデータ転送を疑ってみたほうがよさそうです。
「そもそもなぜ設計において非同期クロックが必要となるのか?回路設計は単一クロックが基本のはずだが?」と思われる方もおられるかも知れません。確かにその通りで回路設計は単一クロック単一エッジの同期設計で行うのが基本です。
しかしながらシステム全体を見渡してみると、CPU、バス、通信インターフェース回路、画像表示回路、ユーザ回路などにおいて必要となるクロック周波数は様々であり、システム全体でクロックを統一することはほぼ不可能と言えます。
ということで非同期クロック間のデータ転送を行う回路(以下非同期回路と呼ぶ)はシステムでは不可欠な構成要素なのです。
では、冒頭のような不具合を発生させないためにどのような回路設計を行えばよいのでしょうか。ポイントは2つあります。

"int1_201205"の詳細»
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
e-Learning System「STIL」
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP