hdLabトレーニング 定期開催トレーニング案内 2008年4月号
┏━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━┓
hdLab定期開催 トレーニング案内
必見！！ ◆◇◆SystermCの設計ノウハウ集◆◇◆
★☆★ 業界初『SystemC 動作合成スタイルガイド』を発売 ★☆★
こちらから⇒http://www.hdlab.co.jp/web/a050consulting/b030styleguide/
┗━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━┛
エッチ・ディー・ラボより定期開催トレーニング案内をお送りします。
Ｃ┃Ｏ┃Ｎ┃Ｔ┃Ｅ┃Ｎ┃Ｔ┃Ｓ┃
━┛━┛━┛━┛━┛━┛━┛━┛━━━━━━━━━━━━━━━━━━━
◆ 実績 No.1 SystemC＆SystemVerilogコース受講者延べ1,000名達成!!
☆ SystemCセミナー(入門コース)
☆ SystemVerilogセミナー(アサーションコース)
┏┏┏ ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
┏┏┏┏ SystemCセミナー(入門コース) ★業界実績 No.1 延べ700名以上★
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
http://www.hdlab.co.jp/web/a010education/b010trainingsc/0010systemc.php
《 講座概要 》
抽象度の異なる記述スタイルを、演習を通して学習します。
HDL設計者が理解しやすいよう、簡単なRTLの記述方法からスタートし、
抽象度を上げるためのポイントを順次解説します。
《申込み先》
以下のURLから申込みを行ってください。
http://www.hdlab.co.jp/web/Purchase.php?mode=seminars
《 演習環境 》
☆★☆充実度NO.1☆★☆
1名様1台のPCを使用します。
本講座で受講した内容を受講者様の環境で復習することができます。
《 受講対象者 》
・HDL(Verilog HDLおよびVHDL)設計および検証の経験のある方
・C言語の基礎知識のある方
《 開催場所 》
株式会社エッチ・ディー・ラボ
http://www.hdlab.co.jp/web/company.php
《 開催日 》
http://www.hdlab.co.jp/web/Schedule.php
★5月開催：
・2008年5月15日(木)～5月16日(金) 10:00～18:00
《 受講料（税込)》
・￥102,900円
《 内容 》
第1章 基本構成
・SystemCの歩み／導入／構造／ファイル構成
・加算モジュール／テストモジュール
・ポートの読み出しと書き込み
・チャネルへのアクセス
・モジュールインスタンスとポート接続(ポインタ)
・クロック生成の記述例
第2章 波形出力とデータ型
・VCDファイルの生成
・カウンタ記述／シフトレジスタ記述／セレクタ記述
・スケジューリング
第3章 動作合成向きの記述スタイル
・動作合成の概要
・スケジューリングとアロケーション
・パイプライン合成
・BCAモジュール／BCA記述
・SC-THREADとの違い
・パイプラインモジュールの記述
第4章 チャネル
・通信の分離
・sc_eventとダイナミックセンシティビティ
・sc_fifoチャネルのインターフェース
・sc_portの宣言
第5章 階層チャネルとテストベンチ
・トランザクション環境
・テストベンチ
・トランザクタの接続
※ C++入門
・SC_MODULEで使用しているC++の技術
・クラスのメモリ配置
・デフォルトコンストラクタの生成規則
・ポップキャスト／ポリモルフィズム／テンプレートクラス
・コンストラクタの実行順
・SC_MODOLEとSC_CTOR
┏┏┏ ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
┏┏┏┏ SystemVerilogセミナー(アサーションコース) ★人気No.1★
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
http://www.hdlab.co.jp/web/a010education/b015trainingsv/
《 講座概要 》
SystemVerilogアサーションの概要や構文から記述テクニックまでを説明。
まずはテキストの記述例をまねて書くところからはじめますので、
アサーションを書いたことがない方でも受講可能です。
実践的なツール演習を通してさらに理解を深めることができます。
《申込み先》
以下のURLから申込みを行ってください。
http://www.hdlab.co.jp/web/Purchase.php?mode=seminars
《 演習環境 》
☆★☆充実度NO.1☆★☆
1名様1台のPCを使用します。
Linux下で、演習を実施いたします。
本講座で受講した内容を受講者様の環境で復習することができます。
《 受講対象者 》
・Verilog HDLによる設計および検証の経験のある方
《 開催場所 》
株式会社エッチ・ディー・ラボ
http://www.hdlab.co.jp/web/company.php
《 開催日 》
http://www.hdlab.co.jp/web/Schedule.php
★5月開催：
・2008年5月29日(木)～5月30日(金) 10:00～18:00
《 受講料（税込）》
￥102,900円
《 内容 》
第1章 SystemVerilogアサーションの概要
・アサーション検証をサポートするツール
・プロパティ検証とアサーション検証
・アサーションの機能／メリット
・アサーションと機能カバレッジ
第2章 SystemVerilogアサーションの構文
・アサーションの構成要素
・シーケンスの記述
・プロパティの記述／演算子
・アサーションの記述／bindの記述
第3章 SystemVerilogアサーション記述例
・FIFOにおけるアサーション記述
・ステートマシンにおけるアサーション記述
・インターフェースにおけるアサーション記述
第4章 SystemVerilogアサーション記述テクニック
・インライン・アサーション
・アサーションを記述する際の注意点
・アサーションのテクニック
・アサーション／カバレッジレポートの生成と確認
第5章 SystemVerilogアサーションの各種演算子
・シーケンス演算子／サイクル遅延／Goto繰り返し／非連続繰り返し
・連言(and)／選言(or)／交差(intersect)／条件限定(throughout)
・包含(within)／ファーストマッチ(first_match)／終了(ended)
・一致(matched)／プロパティ演算子／条件(if_else)
・非同期リセット(disable_iff)
・SVA-PSL対応表
┏┏┏ ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
┏┏┏┏ Functional Qualification'Certitude'無償セミナー案内
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
エッチ・ディー・ラボが【検証品質向上】のためのセミナーを開催します！
◆◆検証エンジニア必見！設計者の方も是非ご参加下さい！
http://www.hdlab.co.jp/web/a030eda/b030certess/0050seminar.php
└─────────────────────────────────┘
今回開催するセミナーは、EDA事業部の取り扱う米Certess社の製品
「Certitude」を題材としたもので、LSI機能検証の品質向上を実現する
Certessの「Fuctional Qualificationメソドロジ」について解説致します。
◆LSI機能検証の状態を測定する業界初のソリューションとは？
◆その検証、その検証環境の品質は、はたして十分かどうか？
◆その検証環境の検証をどのように行うか？
◆Certitudeユーザーは実際にどのような実績を上げているのか？
Fuctional Qualificationツール「Certitude」にご興味お持ちの方、
また、検証品質の向上に取り組まれている方は、この機会に是非
セミナーにご参加下さい。
---------------------------------------------------------------------
●●セミナー開催概要:
○日時:
第1回:4月23日(水) 13:30-17:00 (空席残り少なくなっております)
第2回:5月22日(木) 13:30-17:00
○場所:株式会社エッチ・ディー・ラボ トレーニングルーム
○所在地:横浜市港北区新横浜3-1-4 プラスタリアビル6F
http://www.hdlab.co.jp/web/x020company/
○アジェンダ:
◆Certitude概論
- Functional Qualificationの目的
- Mutation解析のテクノロジー
◆Certitude適応
- Certitude適応手順と解析手順
- Certitude適応実例
http://www.hdlab.co.jp/web/a030eda/b030certess/0050seminar.php
★Fuctional Qualificationツール「Certitude」は大手半導体、システム
メーカーの設計プロジェクトにおいて数多くの実績を上げています。
セミナーでは実績の一例を解説します。
---------------------------------------------------------------------
●●無償セミナーお申し込み:
定員12名、参加費無料！HDLABホームページよりお早めにお申込下さい。
http://www.hdlab.co.jp/web/freeseminar.php
お問い合わせ:Mail:certess@hdlab.co.jp またはTEL:045-477-4315
┏━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
■ hdLab主催開催講座の案内 ★業界実績 No.1★
┗━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
１．SystemCセミナー(入門コース／検証コース／動作合成コース)
http://www.hdlab.co.jp/web/a010education/b010trainingsc/
２．SystemVerilogセミナー(入門コース／アサーションコース)
http://www.hdlab.co.jp/web/a010education/b015trainingsv/
３．Verilog HDLセミナー(論理回路基礎／初級／機能検証／論理合成)
http://www.hdlab.co.jp/web/a010education/b016trainingv/
４．フレッシュマンセミナー(フレッシュマン向け／実機演習講座)
http://www.hdlab.co.jp/web/a010education/b017trainingfresh/
５．専門分野セミナー(設計スタイルガイド／プロマネ／SoC設計)
http://www.hdlab.co.jp/web/a010education/b018trainingexpt/
６．組込み分野(ハードウェア基礎／組込みC言語入門／MPU基礎)
http://www.hdlab.co.jp/web/a010education/b019trainingembd/
■――【お客様情報】―――――――――――――――――――――――■
下記のお客様の情報にお変更などがございましたら、訂正、加筆の上
ご返信ください。
[御社名]
[部署名]
[役職/お名前]
[住 所]
[電話NO]
[FAXNO]
■――――――――――――――――――――――――――――――――■
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
□本メールの配信先変更・配信停止はこちらまで
★本メールに対するご意見・ご要望はこちらまで information@hdlab.co.jp
＝＝＝★☆★＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝
発行 株式会社エッチ・ディー・ラボ セールスグループ
Email: sales@hdlab.co.jp
http://www.hdlab.co.jp/
〒222-0033 横浜市港北区新横浜3-1-4プラスタリアビル６Ｆ
TEL:045-477-4315
FAX:045-477-4316
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝★☆★＝＝＝
