

第1章 SystemVerilogの概要

- 1 SystemVerilog
- 2 SystemVerilogの特徴
- 3 SystemVerilogで拡張された機能(1)
- 4 SystemVerilogで拡張された機能(2)
- 5 追加された検証機能

- 39 インターフェースの記述(1)
- 40 インターフェースの記述(2)
- 41 インターフェースの呼び出しと接続(1)
- 42 インターフェースの呼び出しと接続(2)
- 43 インターフェースの呼び出しと接続(3)
- 44 インターフェースの内部信号の参照

第2章 RTL向けの記述の拡張

- 1 データタイプの拡張
- 2 基本データタイプの拡張(1)
- 3 基本データタイプの拡張(2)
- 4 基本データタイプの拡張(3)
- 5 signed と unsigned
- 6 ユーザ定義型 (typedef) (1)
- 7 ユーザ定義型 (typedef) (2)
- 8 外部宣言
- 9 列挙型 (enum) (1)
- 10 列挙型 (enum) (2)
- 11 列挙型 (enum) 使用時の注意点 (1)
- 12 列挙型 (enum) 使用時の注意点 (2)
- 13 列挙型 (enum) 使用時の注意点 (3)
- 14 配列(1)
- 15 配列(2)
- 16 配列(3)
- 17 構造体 (struct) (1)
- 18 構造体 (struct) (2)
- 19 構造体 (struct) (3)
- 20 構造体 (struct) (4)
- 21 共用体 (union) (1)
- 22 共用体 (union) (2)
- 23 構造体と共用体の配列
- 24 数値表記
- 25 新しいalways文
- 26 always_comb
- 27 always_ff と always_latch
- 28 if文、case文の拡張
- 29 if文、case文の使い分け
- 30 priority
- 31 unique
- 32 ブロック名の拡張
- 33 モジュールの記述
- 34 ポート接続の記述
- 35 ネットエイリアス (alias)
- 36 インターフェース(1)
- 37 インターフェース(2)
- 38 インターフェース(3)

第3章 テストベンチ向け記述の拡張

- 1 テストベンチ向けデータタイプの拡張
- 2 テストベンチ向け基本データタイプの拡張
- 3 演算子の拡張
- 4 インクリメント、デクリメント演算子 (++ , --)
- 5 代入演算子
- 6 比較演算子
- 7 演算結果のデータタイプ
- 8 for文の拡張
- 9 新しいジャンプ用構文
- 10 タスクと関クションの拡張(1)
- 11 タスクと関クションの拡張(2)
- 12 タスクと関クションの拡張(3)
- 13 ファンクションの拡張
- 14 ブロック文 (fork-join) の拡張
- 15 時間単位と精度の指定(1)
- 16 時間単位と精度の指定(2)
- 17 インターフェースの活用(1)
- 18 インターフェースの活用(2)
- 19 インターフェースの活用(3)
- 20 class
- 21 classを使ったランダム生成
- 22 スケジューリング
- 23 program文(1)
- 24 program文(2)
- 25 program文(3)
- 26 クロッキング(1)
- 27 クロッキング(2)

第4章 制約付きランダム

- 1 検証環境と制約付きランダム
- 2 ランダムの導入
- 3 ランダム関数の拡張
- 4 ランダム制約の種類
- 5 \$random -制約なし-
- 6 \$random -シード制約-
- 7 ランダム生成と制約 -SystemVerilog-
- 8 \$urandom -シード制約-
- 9 \$urandom_range -範囲制約-
- 10 std::randomize() -制約無し-
- 11 std::randomize() -シード制約-
- 12 std::randomize()with-範囲制約-
- 13 std::randomize()with-重み制約-
- 14 classでの使用方法
- 15 class -シード制約-
- 16 class -範囲制約-
- 17 class -重み制約-
- 18 class -制約の外部宣言-
- 19 class -周期性を持ったランダム-
- 20 ランダム生成関数のまとめ

第5章 機能カバレッジ

- 1 検証環境と機能カバレッジ
- 2 カバレッジの種類
- 3 コードカバレッジの問題点
- 4 機能カバレッジの導入(1)
- 5 機能カバレッジの種類
- 6 機能カバレッジの動作
- 7 データ指向カバレッジの種類
- 8 データ指向カバレッジの使用法
- 9 データ指向カバレッジ -自動レンジ-
- 10 データ指向カバレッジ結果 -自動レンジ-
- 11 データ指向カバレッジ -サンプル条件-
- 12 データ指向カバレッジ結果 -サンプル条件- (1)
- 13 データ指向カバレッジ結果 -サンプル条件- (2)
- 14 データ指向カバレッジ結果 -サンプル条件- (3)
- 15 データ指向カバレッジ -レンジ指定-
- 16 データ指向カバレッジ結果 -レンジ指定-
- 17 データ指向カバレッジ -トランジション-
- 18 データ指向カバレッジ -クロス-
- 19 データ指向カバレッジ結果 -クロス-
- 20 データ指向カバレッジのまとめ

- 21 コントロール指向カバレッジ
- 22 コントロール指向カバレッジとSVA
- 23 コントロール指向カバレッジの使用法
- 24 カウンタにおけるカバレッジの記述例(1)
- 25 カウンタにおけるカバレッジの記述例(2)
- 26 インターフェースにおけるカバレッジの記述例
- 27 コントロール指向カバレッジ結果(1)
- 28 コントロール指向カバレッジ結果(2)
- 29 コントロール指向カバレッジのまとめ
- 30 機能カバレッジのまとめ

第6章 アサーション

- 1 検証環境とアサーション
- 2 アサーションとは
- 3 アサーションのメリット(1)
- 4 アサーションのメリット(2)
- 5 アサーションのメリット(3)
- 6 アサーションを適用する回路機能
- 7 アサーションの分類
- 8 アサーションの構文
- 9 プロパティ仕様(1)
- 10 プロパティ仕様(2)
- 11 カウンタにおけるアサーション記述例(1)
- 12 カウンタにおけるアサーション記述例(2)
- 13 アサーションの記述場所(1)
- 14 アサーションの記述場所(2)
- 15 インターフェースにおけるアサーション記述例
- 16 アサーションの結果とメッセージ(QuestaSim)
- 17 アサーション結果の波形表示 (QuestaSim)
- 18 アサーションの結果とメッセージ(VCS)
- 19 アサーション結果の波形表示 (VCS)
- 20 アサーションの結果とメッセージ(NC-Verilog)
- 21 アサーション結果の波形表示 (NC-Verilog)
- 22 アサーションまとめ

演習

QuestaSim操作マニュアル