Headlines

hdLab講座日程をアップデート

hdLab開催のトレーニング日程をアップデートしました。詳細は下記をご覧ください。
HDLABトレーニング日程表 ※2017年9月開催分まで
XILINXトレーニングコース日程表 ※2017年9月開催分まで

hdLab講座日程をアップデート

hdLab開催のトレーニング日程をアップデートしました。詳細は下記をご覧ください。
HDLABトレーニング日程表 ※2017年8月開催分まで
XILINXトレーニングコース日程表 ※2017年9月開催分まで

hdLab講座日程をアップデート

hdLab開催のトレーニング日程をアップデートしました。詳細は下記をご覧ください。
HDLABトレーニング日程表 ※2017年7月開催分まで
XILINXトレーニングコース日程表 ※2017年9月開催分まで

hdLab講座日程をアップデート

hdLab開催のトレーニング日程をアップデートしました。詳細は下記をご覧ください。
HDLABトレーニング日程表 ※2017年6月開催分まで
XILINXトレーニングコース日程表 ※2017年6月開催分まで

hdLab講座日程をアップデート

hdLab開催のトレーニング日程をアップデートしました。詳細は下記をご覧ください。
HDLABトレーニング日程表 ※2017年5月開催分まで(一部の講座は6月開催も公開)
XILINXトレーニングコース日程表 ※2017年6月開催分まで

hdLab講座日程をアップデート

hdLab開催のトレーニング日程をアップデート(2017年開催分(4月開催分まで)を掲載)しました。
詳細は下記をご覧ください。
HDLABトレーニング日程表
XILINXトレーニングコース日程表

hdLab講座日程をアップデート

hdLab開催のトレーニング日程をアップデート(2017年開催分(3月開催分まで)を掲載)しました。
詳細は下記をご覧ください。
HDLABトレーニング日程表
XILINXトレーニングコース日程表

HDLAB社トレーニングイベント申込み受付中

明けましておめでとうございます。本年もよろしくお願いいたします。
さて、2017年2月と3月に開催するエッチ・ディー・ラボ社主催の二つのトレーニングイベントのお申し込みを受け付け中です。皆様のお申し込みをお待ちしております。詳細は下記をご覧ください。

「Vivado道場2017冬」
「HDLAB設計ゼミ」

hdLab講座日程をアップデート

hdLab開催のトレーニング日程をアップデート(2017年開催分を掲載)しました。
詳細は下記をご覧ください。
HDLABトレーニング日程表 ※2017年2月開催分まで(一部の講座は3月開催も公開)
XILINXトレーニングコース日程表 ※2017年3月開催分まで

hdLab講座日程をアップデート

hdLab開催のトレーニング日程をアップデート(2017年開催分を掲載)しました。
詳細は下記をご覧ください。
HDLABトレーニング日程表 ※2017年1月開催分まで(一部の講座は2月開催も公開)
XILINXトレーニングコース日程表 ※2017年2月開催分まで

「設計スタイルガイド」電子書籍発売記念キャンペーン実施中!!

HDLAB著作「設計スタイルガイド」の電子書籍発売を記念して、以下の講座を受講していただいたお客様に「LSI設計の基本 RTL設計スタイルガイド VHDL編」(紙書籍)をプレゼントいたします。皆様のお申込みをお待ちしております。

講座名:設計スタイルガイドセミナー(VHDL版) 講座概要申込ページ
日程:2016/12/12(月)~2016/12/13(火)
プレゼント内容:BookWayで販売中の「LSI設計の基本 RTL設計スタイルガイド VHDL編」紙書籍(オンデマンド印刷)

「設計スタイルガイド VHDL編」電子書籍販売開始!!

2016年10月12日よりBookWayにて電子書籍「RTL設計スタイルガイド VHDL編」の販売を開始しました!

12月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2016年12月開催分までを掲載)しました。
詳細は下記をご覧ください。
HDLABトレーニング日程表
XILINXトレーニングコース日程表

11月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2016年11月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

10月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2016年10月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

「設計スタイルガイド Verilog HDL編」電子書籍販売開始!!

「RTL設計スタイルガイド Verilog HDL編」は、2016年8月5日よりBookWayにて電子書籍の販売が開始されました!

9月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2016年9月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

8月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2016年8月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

7月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2016年7月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

6月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2016年6月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

5月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2016年5月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

4月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2016年4月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

3月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2016年3月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

2月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2016年2月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

事務所移転のお知らせ

このたび弊社は2015年11月30日より下記へ事務所を移転し
業務を行うことになりました。
今回の移転を機にさらなる飛躍をいたしたいと存じます。
引き続きお引き立てを賜りますようお願い申し上げます。

[移転先住所]
〒222-0033 横浜市港北区新横浜3-17-6 イノテックビル10F
※電話番号及びFAX番号の変更はございません。

[業務開始日]
2015年11月30日(月)

1月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2016年1月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

12月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2015年12月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

10-11月開催(追加開催)hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2015年10-11月の追加開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

11月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2015年11月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

10月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2015年10月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

ザイリンクストレーニングコース追加開催(8-9月)

定期コースの追加開催(8-9月)が決定いたしました。
皆様のお申し込みをお待ちしております。

[ISE]
FPGA導入(8/26):詳細はこちらから
FPGA実践(8/27-28):詳細はこちらから

[高速インタフェース]
PCI Express デザイン(9/8-9):詳細はこちらから
高速メモリインターフェイスデザイン(9/15):詳細はこちらから
マルチギガビットシリアルI/Oを使用した設計(9/29-30):詳細はこちらから

[ツール&デバイス]
UltraScale アーキテクチャ FPGA デザイン(1日短縮版)(9/24):詳細はこちらから
Vivado Design SuiteでのアドバンスドFPGA設計(9/25):詳細はこちらから

9月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2015年9月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

ザイリンクストレーニングコース大阪開催(追加)

PALTEK株式会社のご協力により、大阪での追加開催を行います。
皆様のお申し込みをお待ちしております。

[会場]
株式会社PALTEK 西日本支社
〒564-0063 大阪府吹田市江坂町1-14-33 TCSビル 5F

[コース]
7/28:Vivado Design SuiteでのFPGA設計導入(1日短縮版) 詳細はこちらから
7/29:Vivado ロジック解析を使用したデバッグ テクニック(1日短縮版) 詳細はこちらから
7/30:Zynq All Programmable SoC システムアーキテクチャ(1日短縮版) 詳細はこちらから
7/31:Zynq All Programmable SoC エンベデッドシステム開発(1日短縮版) 詳細はこちらから

ザイリンクストレーニングイベント(8/5)申込開始

ザイリンクストレーニングイベント第 10 回 Xilinx All Programmable Day(8/5 at 品川)の申し込みを開始いたしました。詳細はこちらまで

トラックA : UltraScale アーキテクチャ FPGA デザイン 2015.1
トラックB : Vivado Design Suite での FPGA 設計実践 2015.1
トラックC : SDSoC 開発環境および Zynq All Programmable SoC を使用したシステム

日時: 2015 年 8 月 5 日 (水) (10:00~17:30)
会場: 東京コンファレンス・センター品川
定員: 300 名様
各トラック定員:100 名様
事前登録制/ご昼食付き
登録期限: 7 月 29 日 (水)
受講料: 24,500 円 (税別) もしくはトレーニング クレジット 2TC分

8月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2015年8月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

7月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2015年7月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

6月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2015年6月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

4-5月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2015年5月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

ザイリンクストレーニングコース(4-5月開催分)をアップデート

ザイリンクス講座の日程をアップデートしました(2015年4-5月開催分を掲載)。

日付順に日程をご確認されたい場合は、ザイリンクストレーニングコース 日程表をご覧ください。

コース概要から日程をご確認されたい場合は、下記リンクをご覧ください。

[FPGAデバイス&ツールコース]
●Vivado Design SuiteでのFPGA設計導入
●Vivado Design SuiteでのFPGA設計実践
●Vivado Design SuiteでのUltraFast設計手法
●VivadoでのアドバンスドFPGA設計
●Vivado Design Suite を使用した Artix-7 FPGA設計・開発入門
●XILINX FPGA向けRTL設計スタイルガイドセミナー

[エンベデッドコース]
●Zynq All Programmable SoC システムアーキテクチャ
●Zynq All Programmable SoC エンベデッドシステム開発
●Zynq All Programmable SoC エンベデッドシステムソフトウェア開発

ザイリンクストレーニングイベント(2/25)申込開始

ザイリンクストレーニングイベント第 9 回 Xilinx All Programmable Dayの申し込みを開始いたしました。
詳細はこちらまで

3月開催(追加開催)hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2015年3月の追加開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

2月開催(追加開催)hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2015年2月の追加開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

「図書カードプレゼントキャンペーン」開始!

日頃の感謝の気持ちを込めて「図書カード2000円分 プレゼントキャンペーン」を実施いたします。

・対象期間:2015年1月~3月末日まで
・対象講座:対象期間に実施されるHDLABトレーニング(一部のトレーニングを除く)

是非ともこの機会に、設計スキルと図書カードをゲットしてください!!

※図書カードは講座終了時にお渡しします。
※既にお申込み済みの方も対象となります。

1-3月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2015年3月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

1-2月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2015年2月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

12月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2014年12月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

ザイリンクストレーニングコース(10-12月開催分)をアップデート

ザイリンクス講座の日程をアップデートしました(2014年10-12月開催分を掲載)。

日付順に日程をご確認されたい場合は、ザイリンクストレーニングコース 日程表をご覧ください。

コース概要から日程をご確認されたい場合は、下記リンクをご覧ください。

[FPGAデバイス&ツールコース]
●ISEユーザ向け Vivado Design Suite 入門
●Vivado デザイン ツール フロー
●VivadoでのFPGA設計導入
●VivadoでのFPGA設計実践
●UltraFast設計手法(旧VivadoでのFPGA設計手法)
●VivadoでのアドバンスドFPGA設計
●Vivado ロジック解析を使用したデバッグ テクニック

[DSPコース]
● C コード ベースの設計 : Vivado HLS を使用した高位合成


[エンベデッドコース]
●Zynq All Programmable SoC システムアーキテクチャ
●Zynq All Programmable SoC エンベデッドシステム開発
●Zynq All Programmable SoC エンベデッドシステムソフトウェア開発

11月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2014年11月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

10月開催(追加開催)hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2014年10月の追加開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

10月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2014年10月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

9月開催(追加開催)hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2014年9月の追加開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

8月開催(追加開催)hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2014年8月の追加開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

9月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2014年9月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

8月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2014年8月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

ザイリンクス講座(8-9月開催分)をアップデート

ザイリンクス講座の日程をアップデートしました(2014年8-9月開催分を掲載)。
詳細は、ザイリンクストレーニングコース 日程表をご覧ください。

ザイリンクス講座(7月開催分)をアップデート

ザイリンクス講座の日程をアップデートしました(2014年7月開催分を掲載)。
詳細は、ザイリンクストレーニングコース 日程表をご覧ください。

7月開催(追加開催)hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2014年7月の追加開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

4-7月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2014年4月から2014年7月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

ザイリンクス認定トレーニングプロバイダに選定

エッチ・ディー・ラボ社は、ザイリンクス社より認定トレーニングプロバイダに選定されました。
詳細はザイリンクス社プレスリリースをご覧ください。

New-Xilinx-ATP-Logo-For-Web.jpg

3月開催(追加開催)hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2014年3月の追加開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

12-2月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年12月から2014年2月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

「仮想環境を用いたシステム開発 体験講座」ニューリリース!!
詳細はこちら

12月開催(追加開催)hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年12月の追加開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

・12月追加講座 12/18(水)-12/20(金)「RTL設計初級」

11-1月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年11月から2014年1月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

11月開催(追加開催)hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年11月の追加開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

10-12月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年10月から2013年12月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

9-11月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年9月から2013年11月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

9月開催(追加開催)hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年9月の追加開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

hdLab講座(9月開催)をアップデート

hdLab開催のトレーニング日程をアップデート(2013年9月開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

7月開催(追加開催)hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年7月の追加開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

7-8月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年7月から2013年8月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

6-7月開催(追加開催)hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年6月から2013年7月の追加開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

5-7月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年5月から2013年7月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

トレーニング開催リクエストページ新設!

トレーニング開催リクエストページを新設いたしました。

詳細は、こちらをご覧ください。

採用情報をアップデート

採用情報をアップデートしました。エンジニア募集中!!

応募方法等は、こちらをご覧ください。

4-6月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年3月から2013年6月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

3-4月開催(追加開催)hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年3月から2013年4月の追加開催分を掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

2-3月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年2月から2013年3月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

SystemCセミナー
~TLMコースを充実させました!!~
詳細はこちら

1-3月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2013年1月から2013年3月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

SystemCセミナー
~TLMコースを充実させました!!~
詳細はこちら

12-2月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2012年12月から2013年2月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

SystemCセミナー
~TLMコースを充実させました!!~
詳細はこちら


●入門コース
詳細こちら
■ 1月10日(木)~11日(金) 10:00~18:00
■ 2月 4日(月)~ 5日(火) 10:00~18:00

●TLM入門コース
詳細はこちら
■ 2月18日(月) 10:00~18:00

●TLM実践コース
詳細はこちら
■ 2月19日(火) 10:00~18:00

●TLM発展コース
詳細はこちら
■ 2月20日(水) 10:00~18:00

11-1月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2012年11月から2013年1月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

◆SystemVerilogセミナー
~実績 No.1!! すぐに役立つ内容を教えます!!~
講座概要はこちら


●アサーションコース
講座概要はこちら
■ 11月15日(木)~16日(金) 10:00~18:00
■ 1月17日(木)~18日(金) 10:00~18:00

◆Verilog HDLセミナー
~「RTL設計スタイルガイド」に準拠した内容を教えます~
講座概要はこちら

●RTL設計中級 機能検証
講座概要はこちら
■ 12月10日(月)~11日(火) 10:00~18:00

10-12月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2012年10月から2012年12月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

◆SystemCセミナー
~TLMコースを充実させました!!~
講座概要はこちら

◆TLM入門コース
■ 10月15日(月) 10:00~18:00
■ 11月12日(月) 10:00~18:00
●TLM実践コース
■ 10月16日(火) 10:00~18:00
■ 11月13日(火) 10:00~18:00
●TLM発展コース
■ 10月17日(水) 10:00~18:00
■ 11月14日(水) 10:00~18:00


◆SystemVerilogセミナー
~実績 No.1!! すぐに役立つ内容を教えます!!~
講座詳細はこちら

●アサーションコース
講座詳細はこちら

■ 11月15日(木)~16日(金) 10:00~18:00

多数の皆様のお申込をお待ちしております。

9-11月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2012年9月から2012年11月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

◆SystemCセミナー
~TLMコースを充実させました!!~
講座概要はこちら

◆TLM入門コース
■ 10月15日(月) 10:00~18:00
■ 11月12日(月) 10:00~18:00
●TLM実践コース
■ 10月16日(火) 10:00~18:00
■ 11月13日(火) 10:00~18:00
●TLM発展コース
■ 10月17日(水) 10:00~18:00
■ 11月14日(水) 10:00~18:00


◆SystemVerilogセミナー
~実績 No.1!! すぐに役立つ内容を教えます!!~
講座詳細はこちら

●アサーションコース
講座詳細はこちら

■ 9月10日(月)~11日(火) 10:00~18:00
■ 11月15日(木)~16日(金) 10:00~18:00

多数の皆様のお申込をお待ちしております。

8-10月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2012年8月から2012年10月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

◆Verilog HDLセミナー
~「RTL設計スタイルガイド」に準拠した内容を教えます~
RTL設計初級
■ 8月 8日(水)~10日(金)
■ 10月22日(月)~24日(水)

◆RTL設計中級 機能検証
~各種検証テクニックや検証手法を習得ができます~
RTL設計中級 機能検証
■ 9月20日(木)~21日(金)

多数の皆様のお申込をお待ちしております。

特典 FPGAボード「Terasic社のDE0」を受講者全員に差し上げます!!

FPGAボードで学ぶ組込みシステム開発入門講座を受講した方全員に、「Terasic社のDE0」を差し上げます。

●FPGAボードで学ぶ組込みシステム開発入門
講座概要はこちらになります。
●日時:9月18日(火)、19日(水) 10:00~18:00
●場所:株式会社エッチ・ディー・ラボ トレーニングルーム

無償で使えるARM他対応のCPUモデル登場!!

無償で使えるARM他対応のCPUモデル環境をソースコードごと公開いたしました。
詳細はこちら

Tech-On!LSI設計技能検定試験「ESA」過去問題解説集

Tech-OnにLSI設計技能検定試験「ESA」過去問題解説集を掲載しました。
過去問題解説集はこちら

Tech-On!に掲載 LSI設計技能検定試験「ESA」

Tech-OnにLSI設計技能検定試験「ESA」を攻略が掲載されました。
掲載記事はこちら

満員御礼 FPGAボードで学ぶ組込みシステム開発入門講座

おかげさまで、本日、以下の講座が定員満席となりました。
次回の開催日程が決定しましたら、WEBにてお知らせさせて頂きます。

●FPGAボードで学ぶ組込みシステム開発入門
講座概要はこちらになります。
●日時:6月26日(火)~27日(水) 10:00~18:00
●場所:株式会社アルティマ社 新横浜本社(マクニカ第2ビル)

FPGAボードで学ぶ組込みシステム開発入門講座を受講した方全員に、「Terasic社のDE0」を差し上げます。

特典 FPGAボード「Terasic社のDE0」を受講者全員に差し上げます!!

FPGAボードで学ぶ組込みシステム開発入門講座を受講した方全員に、「Terasic社のDE0」を差し上げます。

●FPGAボードで学ぶ組込みシステム開発入門
講座概要はこちらになります。
●日時:6月26日(火)~27日(水) 10:00~18:00
●場所:株式会社アルティマ社 新横浜本社(マクニカ第2ビル)

6-8月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2012年6月から2012年8月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

多数の皆様のお申込をお待ちしております。

新規講座:FPGAボードで学ぶ組込みシステム開発入門

新しく「FPGAボードで学ぶ組込みシステム開発入門」講座を開設しました。
講座概要はこちらになります。

フレッシュマンシーズン到来 5-7月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2012年5月から2012年7月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

SystemCセミナー TLMコースを充実させました
詳細はこちら
■ TLM入門コース
6月20日(水)
7月25日(水)

■ TLM実践コース:
6月21日(木)
7月26日(木)

■TLM発展コース
6月22日(金)
7月27日(金)

多数の皆様のお申込をお待ちしております。

受験日程の変更のお知らせ【設計技能検定試験「ESA」&「ESA Basic」】

以下の設計技能検定試験「ESA Basic」の受験日程が変更になりましたので、お知らせします。

■変更前:9月15日(土)
■変更後:9月29日(土)

10月までの受験日程は、こちらからご確認いただけます。
また、受験申込みは、こちらからお申し込みください。

設計技能検定試験「ESA」&「ESA Basic」受験日程

2012年度の設計技能検定試験「ESA」&「ESA Basic」の受験日程がオープンになりました。
開催日程は、こちらからご確認いただけます。
受験申込みは、こちらからお申し込みください。

4-6月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2012年4月から2012年6月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

多数の皆様のお申込をお待ちしております。

3-5月開催hdLab講座をアップデート

hdLab開催のトレーニング日程をアップデート(2012年3月から2012年5月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

■おすすめ講座
1.Linux 初級講座

2.検証スクリプト講座~スクリプトによる検証の自動化~

多数の皆様のお申込をお待ちしております。

STARC主催 VHDLによるRTL設計スタイルガイド・セミナ開催の案内

2012年3月2日(金)、半導体理工学研究センター(STARC)主催 VHDLによるRTL設計スタイルガイド・セミナを開催します。

今回は、内容をリニューアルしました。新たに”非同期設計”と“テストベンチ” の内容を追加して、説明します。

詳細はこちらをご覧ください。

【受験受付開始】STARC主催 設計技能検定試験 「ESA」

STARC主催 設計技能検定試験 「ESA」の受験申込みをスタートしました。
業界唯一のハードウェア設計者のスキルを診断する試験です。延べ7,714名が受験しております。

STARC主催 設計技能検定試験「ESA」

◆お申込み
こちらよりお申込みください。

大好評!!hdLab講座 1-3月開催講座をアップデート

hdLab開催のトレーニング日程をアップデート(2011年12月から2012年2月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

■おすすめ講座
1.「SystemCセミナー(入門コース)」

2.「RTL設計中級 機能検証」

多数の皆様のお申込をお待ちしております。

Embedded Technology 2011 / EDSFair2011 Nov.に出展!

エッチ・ディー・ラボは、2011年11月16日~18日にパシフィコ横浜で開催される
「Embedded Technology 2011 / EDSFair2011 Nov.」に出展します。

"Embedded Technology 2011 / EDSFair2011 Nov.に出展!"の詳細»

【受験受付開始】設計技能検定試験 「ESA」、「ESA Basic」公開試験

「設計技能検定試験 ESA」の公開試験の受験申込みをスタートしました。
業界唯一のハードウェア設計者のスキルを診断する試験です。延べ7,714名が受験しております。

■試験日程は、ESA・ESA Basicスケジュールをご覧ください。


設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」

◆お申込み
こちらよりお申込みください。

大好評!!hdLab講座 10-12月開催講座をアップデート

hdLab開催のトレーニング日程をアップデート(2011年10月から2011年12月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

■おすすめ講座
「SystemCセミナー TLMコース(入門・実践・発展)」をリニューアル!!

■無償セミナー
専門分野/アナログ講座紹介セミナー
SystemC TLM2.0 導入セミナー

多数の皆様のお申込をお待ちしております。

大好評!!hdLab講座 8-10月開催講座をアップデート

hdLab開催のトレーニング日程をアップデート(2011年8月から2011年10月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。

■おすすめ講座
「SystemCセミナー TLMコース(入門・実践・発展)」をリニューアル!!

多数の皆様のお申込をお待ちしております。

【受験受付開始】設計技能検定試験 「ESA」、「ESA Basic」公開試験

「設計技能検定試験 ESA」の公開試験の受験申込みをスタートしました。
業界唯一のハードウェア設計者のスキルを診断する試験です。延べ7,714名が受験しております。

設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」

◆お申込み
こちらよりお申込みください。

STARC主催 RTL設計スタイルガイド・セミナ開催の案内

2010年10月27日(木)、28日(金) 関東地区、2010年10月14日(金) 関西地区で、半導体理工学研究センター(STARC)主催 RTL設計スタイルガイド・セミナを開催します。
rtlsemi_l.jpg

今回は、内容をリニューアルしました。新たに”非同期設計”と“System Verilog” の内容を追加して、説明します。

詳細はこちらをご覧ください。

大好評!!hdLab講座 7-9月開催講座をアップデート

hdLab開催のトレーニング日程をアップデート(2011年7月から2011年9月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。
講座内容をリニューアルして、皆様をお待ちしております。

『SystemC Japan 2011』に協賛出展します!!

『SystemC Japan 2011』では、以下3点の展示を行います。

1.ESLトレーニング&コンサルティング
 ・TLM2.0によるESLモデリング・SystemC動作合成・SystemC AMS モデリング
2.DOCEA Power社 消費電力モデリング&シミュレーションESLツール「Aceplorer」
3.JEDAtechnologies社 ESL Validation Solution「JEDA Validation Tools Suite」
 ・C/C++/SystemCコードカバレッジ&解析、機能カバレッジ&解析
 ・C/C++/SystemCテンポラル・アサーションチェック&解析
 ・インテリジェント・トラフィック・ジェネレータ

『SystemC Japan 2011』の詳細はこちらから

MEDTEC (メドテック) Japan2011に出展

エッチ・ディー・ラボは、MEDTEC Japan2011(ブース番号:410)に出展いたします。医療機器のデジタル化に向けて、開発・設計・検証・環境でサポートしていきます。
MEDTECJapan2011はこちらから

"MEDTEC (メドテック) Japan2011に出展"の詳細»

【朗報】SystemCセミナー(TLMコース)をリニューアル!!

SystemCセミナー(TLMコース)をリニューアルしました!!TLモデリングの入門から実践的テクニックまで、習得可能です。また、習得したい内容だけを受講することが可能です。

先着2名様に「RTL設計スタイルガイド(STARC)」を進呈!

設計スタイルガイドセミナー(0.5日コース)受講申込者の中から先着で2名様に「RTL設計スタイルガイド(STARC)」を進呈します!!

好評!!hdLab講座 6-8月開催講座をアップデート

hdLab開催のトレーニング日程をアップデート(2011年6月から2011年8月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

hdLab講座 5-7月開催講座をアップデート

hdLab開催のトレーニング日程をアップデート(2011年5月から2011年7月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

hdLab講座 4-6月開催講座をアップデート

hdLab開催のトレーニング日程をアップデート(2011年4月から2011年6月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

若手中堅者向けハードウェア開発技術者育成コース

□■□━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
     2011年度 若手中堅者向けハードウェア開発技術者育成コース
    ~助成金を活用した 実践的な技術者研修 ~
「STARC認定 設計技能試験 ESA 」受験可能!!
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━□■□
今回は、「雇用調整/キャリア形成促進助成金」が活用できる『若手中堅者向けハードウェア開発技術者育成コース』のご紹介を致します。

当コースは、【既存社員】のキャリアアップにも活用できるコースとして、電子・電機の基礎から体系的に技術修得できる実践的な研修内容です。
また、『雇用調整/キャリア形成助成促進金』を活用することも可能です。
※受講費用を助成金で補うことが可能です。

詳細はこちら

"若手中堅者向けハードウェア開発技術者育成コース"の詳細»

課題を解決するノウハウとテクニックが身に付く!!

hdLab開催のトレーニング日程をアップデート(2011年3月から2011年5月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

キャリア形成促進助成金を活用した ハードウェア系開発技術者向け新入社員研修

ハードウェア技術者として必要な数学の基礎から
ハードウェア開発の基礎までを体系的に修得可能
助成金により研修費用のすべてがカバーされます。
詳細はこちら

今回ご紹介する研修コースは、この4月に新規採用されます新入社員向けのハードウェア技術者育成コースです。

当コースでは、電気数学からデジタル回路基礎、FPGA、SPICEなど幅広い基礎知識とスキルを習得できるコース設計になっております。

また、当コースの受講費用は厚労省の実践型人材養成システムの申請を行うことで、大企業でも研修費用の負担がほぼゼロで受講することが可能です。

この機会に 体系的な技術研修を助成金を活用して実施されることをご提案いたしますので 是非ともご検討のほどよろしくお願いします。

尚、この研修企画はエッチ・ディー・ラボとイーソルエンベックスが共同で開催いたします。助成金の申請につきましてはイーソルエンベックスは、今年度全国で101社640名のサポートを実施している実績がありますので
安心してご活用をいただけることと思います。

EDSフェア(Electronic Design and Solution Fair 2011)に出展

2011年1月27日、28日よりパシフィコ横浜で開催される「EDSFair(Electronic Design and Solution Fair 2011)」に出展します。
今回は、下記のブースに出展します。
●Docea Power 社 ブースNo.208
出展詳細はこちら
Docea Powerについては、こちら
●日本ケイデンス・デザイン・システムズ社 ブースNo.001
Ecosystem partner zoneに出展。

【受験受付開始】「設計技能検定試験 ESA」公開試験

「設計技能検定試験 ESA」の公開試験の受験申込みをスタートしました。
業界唯一のハードウェア設計者のスキル診断する試験です。
延べ7352名が受験しております。
設計技能検定「ESA」の詳細はこちら
設計技能検定試験「ESA Basic」の詳細はこちら

■お申込みについて
設計技能検定試験「ESA」はこちら
設計技能検定試験「ESA Basic」はこちら

「満足満腹!キャンペーン」†トレーニングで満足、お腹も満腹†

「満足満腹!キャンペーン」~トレーニングで満足、お腹も満腹~
1月開催の下記対象講座の受講者様にランチ券を進呈いたします!

<対象講座>
■ 1月26日(水)~28日(金):RTL設計初級
参加申込はこちら

即戦力になるための実践型トレーニングを提供します!!

hdLab開催のトレーニング日程をアップデート(2011年1月から2011年3月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

また、「RTL設計上級 機能検証」「RTL設計上級 論理合成」を追加開催します。

そして、アナログ講座も、リニューアルし、新規に高速伝送/SI・PI Simulation講座を開催します。

オープンしました!!「RTL設計上級(機能検証)」

1月20日(木)、21日(金)開催 Verilog HDLセミナー(RTL設計上級 機能検証)講座が、オープンしました。
詳細な講座内容は、こちらをご覧ください。
購入申込みは、こちらをご覧ください。

大好評!!hdLab講座 12-2月開催講座をアップデート

hdLab開催のトレーニング日程をアップデート(2010年12月から2011年2月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

「満足満腹!キャンペーン」のご案内

「満足満腹!キャンペーン」~トレーニングで満足、お腹も満腹~
12月~1月開催の下記対象講座の受講者様にランチ券を進呈いたします!
<対象講座>
■ 12月9日(木)~10日(金):組込みC言語入門
■ 1月26日(水)~28日(金):RTL設計初級
参加申込はこちら

STARC主催 TLM入門セミナー開催

2010年12月3日(金)13:00から、半導体理工学研究センター(STARC)主催 TLM入門セミナーを開催します。講師は、弊社 代表取締役 長谷川 裕恭が行います。

詳細はこちらをご覧ください。

DOCEA Power社主催「特別無償セミナー」詳細情報更新!

DOCEA Power社主催 特別無償セミナー「アーキテクチャレベルでのパワー最適化」の詳細情報を更新いたしました。

詳細はこちらをご覧ください。

アルティマ社・HDLAB社共同開催「ESA Basic with 特別講義」

アルティマ社・HDLAB社共同開催「ESA Basic with 特別講義」 2010年11月19日(金)開催!!
詳細はこちら

WEBサイト復旧のお知らせ

平素はhdLab Webサイトをご愛顧いただき誠にありがとうございます。
サイトご利用につき、以下の不具合が発生いたしましたのでご報告申し上げます。

▼発生日時
2010年11月4日(木) 16:30頃~17:45頃

▼対象
購入申込書(ESA・トレーニング)ページ http://www.hdlab.co.jp/web/Purchase.php?mode=seminars
上記ページから購入申込した際、「申込メールに講座名が表示されない」という不具合が発生いたしました。

ご利用中の皆様には大変なご迷惑をお掛けいたしましたことを心よりお詫び申し上げます。

尚、上記時間帯にご利用いただいていたお客様でお申し込みの状態等に不安がおありの場合、誠にお手数をお掛けいたしますが、以下のフォームよりご一報くださいますようお願い申し上げます。

Webサイトに関するお問い合わせ


今後とも、hdLab Webサイトをご愛顧下さいます様、何卒よろしくお願い申し上げます。

大好評!!hdLab講座 11-1月開催講座をアップデート

hdLab開催のトレーニング日程をアップデート(2010年11月から2011年1月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

DOCEA Power社主催 特別無償セミナーのご案内

DOCEA Power社主催 特別無償セミナー「アーキテクチャレベルでのパワー最適化」を開催いたします。

詳細はこちらをご覧ください。

2010/11/5 「Cynthesizer ユーザー交流会2010」にサポート企業として参加!!

フォルテ・デザイン・システムズ株式会社主催「Cynthesizer ユーザー交流会2010」(開催日:2010年11月5日(金))に、サポート企業として参加します。
申込みはこちら

「CEATEC JAPAN」FPGA/PLD Forum資料ダウンロード開始!!

CEATEC JAPAN FPGA/PLD Forumで弊社代表取締役 長谷川が行った講演資料のダウンロードを開始しました!!
尚、講演資料のダウンロードは2010年12月末までの期間限定です。
資料のダウンロードはこちらから

CEATEC JAPAN FPGA/PLDプラザで代表取締役 長谷川が講演

10月6日(水) 12:00-13:00から、CEATEC JAPAN FPGA/PLDプラザで弊社 代表取締役 長谷川が「必見!RTL設計の勘所」と題して、講演を行います。
詳細はこちら
講演概要は、以下の通りです。
製品開発サイクルの加速、巨大デバイスの出現によって現場は開発効率の向上を求められています。かといって自己流スタイルで書きなぐるのRTL記述では、限界があります。本講演ではRTL設計の基本に立ち返り、RTL記述でのコツを伝授します。また、FPGAを使う上でトラブルとなりやすい回路構造的な問題点も解説します。一流FPGAエンジニアになる為には必見のチュートリアルです。

Cadence社「SystemRealizationAlliance」参加。「CtoSiliconcompiler」向けサービス開始

「System Realization Alliance」は、ケイデンス社が高位合成ツールなどのソリューションを効率よく採用していただくための制度です。
詳細は、以下をご覧ください。
日本語プレスリリース
弊社の紹介ページ

大好評!!hdLab開催講座日程をアップデート

hdLab開催のトレーニング日程をアップデート(2010年7月から2010年9月開催分までを掲載)しました。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

DOCEA Power社 『Aceplorer2.0』の製品説明資料ダウンロード開始!!

DOCEA Power社 『Aceplorer2.0』の製品説明資料のダウンロードを開始しました!!
製品の紹介はこちら
製品説明資料のダウンロードはこちらから

必見!!特報 The 47th Design Automation Conference Reports

DAC2010 レポートダウンロード提供!!
⇒こちらから

【全体的な印象】
今年のDACは、6月13日~18日までカルフォルニア州のアナハイム市で開催されました。来年のDACはサンディエゴで開催されます。アナハイムはロサンゼルス国際空港(LAX)から車で45分から1時間なのでアクセスが悪いとの事で今年が最後のアナハイムと噂されました。

やはり不況の影響で出席者は減った印象です。開催側からのラフな参加者のデータは以下の通りです。
(バッジからのデータで重複などが整理されていない状態です)

カンファランス: 1,554名
展示会参加者: 3,444(24%はアメリカ国外から)
展示者・関係者: 2,557名
合計: 6,001名

【プログラムなどについて】
◎ ESLを強調
今回はESLが全面に押し出されたカンファランスになったと感じました。大手御三家もESLを中核に語るなど低迷する業界を新たに成長させるには、システム系を積極的に意識しようという動きです。ファウンダリのTSMCもESLを意識するようになり、レファレンスフロー(OIP:open innovative platform)にHLSツールを追加する動きがあります。Apple社のiPhone/iPadなどのエンドユーザーに見える形のアプリを意識する動き(Cadence EDA360など)、今までのEDAからソフト・ハード、更にはアプリ、最終製品レベルに設計者の意識を持っていこうとする動きがありました。

学会のセッションでは15種類に及ぶシステム・組み込み系のセッションが催されました。(セッションで最多)最も白熱したパネルではESLの言語について語るパネルがありました。C対SystemC対SystemVerilogの構図となり、それぞれの陣営は自分達の優位性について熱く語り合いました。この中でHLSの定義や合成サブセット、
そもそもスレッドでハードウエア記述が可能なのか等の議論が繰り広げられ、Twitterでも実況が最も多くみられたパネルになりました。

iPhone/iPadと関連してApple社の開発したA4プロセッサも先進的な事例として幾つかの場面で挙げられました。コアはARMですがベンチャー企業(P.A. SemiやIntrinsity)の回路設計技術が低電力化に貢献し、まだまだオーソドックスな回路設計からアーキテクチャ設計に及ぶ分野でEDAが広く貢献している事が指摘されました。車載エレクトロニクスのセッションも昨年に続き開催され、ESLの専門分野として人気を集めました。

◎ キーワード、3D
その他では、3Dが流行のキーワードなのか、TSVなどの3Dパッケージ技術や、3Dのエキストラクション技術が話題となりました。

◎ 意外なトピックス、クラウド化
意外性のあるトピックスではEDAツールのクラウド化(SaaS化)があげられます。昨年度では有志で集まり議論する、Birds of Feather程度でした。しかし、今年は基調講演やパネル等でも積極的に議論されました。業界内の人々は技術面(自社や他社のツールを混在させたい)やビジネス面の問題を指摘しました。
しかし、業界外の識者からは「コンピューティングのあり方の根本的なシフト」なので波に上手く乗れなければ淘汰されるとの指摘がありました。具体的な成功例としてはXuropaがCadenceのツールの遠隔評価を引き受けており、ツールの販売の実績に繋げていると報告された。また他のパネルや発表でもクラウド化についてのコメントが
多数見受けられ、本格的にこの業界のトピックスとして議論される方向が見られました。

SystemC Japan 2010に協賛出展します!!

出展内容の紹介

株式会社エッチ・ディー・ラボは、SystemCによる動作合成、TLMによる検証環境開発に関する教育サービス、技術コンサルティング、設計/モデリングサービス、関連ソフトウェアツールを豊富な設計実務経験を基に、お客様の多様なニーズを100%以上満たすご提案を心掛けています。

今回のSystemCJapanでは、弊社取り扱いの下記の2つのソフトウェアツールのご紹介をさせて頂きます。

1. JEDA Technologies社 『JEDA verificatio suite』
* C/C++/SystemCと動作合成フローに特化したコードカバレッジ、データカバレッジ、機能カバレッジによるカバレッジソリューション
* ランダム検証ソリューション
* アサーション・ソリューション
* TLM2.0準拠チェッカー , OCP準拠チェッカー

2. Docea Power社『Aceplorer2.0』
* 設計初期のシステムレベルで低消費電力アーキテクチャを探求するためのモデリング&シミュレーションツールです。『Aceplorer2.0』では、更にVCDファイルのインポート機能によりバーチャル・プラットフォーム環境での回路動作をシナリオとした消費電力シミュレーションを実現し、既存のパフォーマンス解析に準じた消費電力/熱解析を加えたアーキテクチャ探索が可能になります。

話題騒然!!業界標準のコーディングガイドを1日で習得!!

業界標準のコーディングガイド「STARC出版 RTL設計スタイルガイド」について、セミナーを開催します。
また、hdLab開催のトレーニング日程をアップデートしました!!
2010年6月から2010年8月開催分まで、掲載!!
詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

遂に!!動作合成の体験講座開催!

「体験講座シリーズ」第4弾として、「SystemC動作合成編」を無償にて開講させて頂くこととなりました。
 是非ともこの機会に皆様の技術的スキルアップの教材としてお役立て頂ければ幸いです。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

twitter始めました。

Twitterをはじました。こちらから

Mentor社「PASSBOOK」 対象コース受講可能!!

メンター・グラフィックス・ジャパン(株)ご提供の「 PASSBOOK」対象コース受講可能!!
対象コース・お申込方法等は、以下のWebサイトをご参照ください。
→ http://www.mentorg.co.jp/training/course/hdlab/index.html

リニューアル!!「シェルスクリプト講座」 (スクリプトによる検証の自動化)

昨年度『体験講座シリーズ』として開催させていただきました経験を踏まえ、本年度より定期開催講座としてご提供いたします。 HDLシミュレーションなどを効率よく実行するためのスキルとしてシェルスクリプトは欠かせません。 ぜひ基礎から学んでみてはいかがでしょうか? 「シェルスクリプト講座」の詳細はこちら 開催日程は、HDLABトレーニング日程表をご覧ください。

開催日程決定!! 『HDLABトレーニング(専門分野/アナログ)』 Spice中級講座

昨年度に引き続き、PI research LABO社http://www.pi-rlabo.com)より講師をお招きして、「Spice」をテーマに講座を開催させていただくことになりました。 2010年3月号にてご紹介しました「Spice初級講座」に引き続き、「Spice中級講座」の開催日程が決まりました。 是非ご参加いただけますようお願い申し上げます。 開催日程は、HDLABトレーニング日程表をご覧ください。 「Spice中級講座」の詳細はこちら

大好評!!hdLab開催講座日程をアップデート

hdLab開催のトレーニング日程をアップデートしました。 2010年4月から2010年6月開催分まで、掲載しました。 詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

リニューアル!! 『HDLABトレーニング(専門分野/アナログ)』 Spice講座

昨年に引き続き、PI research LABO社(http://www.pi-rlabo.com)より講師をお招きして、「Spice」及び「Verilog-AMS」をテーマに講座を開催させていただくことになりました。
尚、「Spice講座」は今年から「初級講座」と「中級講座」に分けてご提供いたします。また、3講座ともに今年から1日講座(10:00~17:00)になります。
「Verilog-AMS初級講座」の詳細はこちら
「Spice初級講座」の詳細はこちら
「Spice中級講座」の詳細はこちら

4月開催決定!!CALYPTO社 SLEC体験セミナー(無償)

CALYPTO社 SLEC体験セミナー(無償)の4月開催が決定しました。
CALYPTO社 SLEC体験セミナーの詳細はこちら

詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

無償セミナー第2弾!! 「Embedded Linux」、 「MPU基礎(ARM/Cortex-M3)」開催

今回、以下の2つの講座を無償開催します。

■『Embedded Linuxセミナー(無償)』~Sinby社による開発の実際~
『Embedded Linuxセミナー』 詳細はこちら

■『組込み分野 MPU基礎(ARM/Cortex-M3編)(無償)』
組込み分野 MPU基礎(ARM/Cortex-M3編) 詳細はこちら

遂に!!STARC「RTL設計スタイルガイド」準拠の理解度確認テスト『ESA Basic』スタート

 この度hdLabでは業界唯一であるLSI設計技能試験「ESA」の基礎編(『ESA Basic』)を開発し、サービスの提供をさせて頂くことになりました。『ESA Basic』は、(株)半導体理工学研究センター(STARC)発行の「RTL設計スタイルガイド」の内容をもとに出題されており、本書籍の理解度確認テストとしてご利用頂けます。
 管理職の皆様におかれましては戦略的かつ組織的な技術者の育成を目的としたスキル判定の指標として、またLSI開発技術者の皆様におかれましては各個人の実力測定とスキルアップの目標設定としてそれぞれご活用頂くことができます。
詳細はこちら

話題騒然!!【新設・体験講座シリーズ】開催日程

今回、「体験講座シリーズ」として3種類の講座を新設し、一般開催講座として開講させて頂くこととなりました。
 各講座それぞれのテーマにおいて要点を簡潔、かつ理解しやすい内容とし、さらに手軽に技術を体験できる演習を用意しております。講座日程も半日から1日の短期間での実施となっておりますので、忙しい方でも手早く新たな知識と技術を習得することができます。
 是非ともこの機会に皆様の技術的スキルアップの教材としてお役立て頂ければ幸いです。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

大好評!!CALYPTO社 SLEC体験セミナー(無償)追加開催決定!!

大好評により、CALYPTO社 SLEC体験セミナー(無償)開催を3月に、追加開催します。
CALYPTO社 SLEC体験セミナーの詳細はこちら

詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

CALYPTO社 SLEC体験セミナー(無償)開催 満員御礼 2/8,3/8

エッチ・ディー・ラボは、『CALYPTO社 SLEC体験セミナー(無償) ~シーケンシャル等価性検証ツールによる次世代の検証手法~』開催します。
CALYPTO社 SLEC体験セミナーの詳細はこちら

【新設・体験講座シリーズ】開催日程

今回、「体験講座シリーズ」として3種類の講座を新設し、一般開催講座として開講させて頂くこととなりました。
 各講座それぞれのテーマにおいて要点を簡潔、かつ理解しやすい内容とし、さらに手軽に技術を体験できる演習を用意しております。講座日程も半日から1日の短期間での実施となっておりますので、忙しい方でも手早く新たな知識と技術を習得することができます。
 是非ともこの機会に皆様の技術的スキルアップの教材としてお役立て頂ければ幸いです。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

大好評!!SystemC入門コース追加開催決定!!

SystemC入門コースを追加開催します。
詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

トレーニングスケジュールを更新しました

2009年11月から2010年1月開催分まで、掲載しました。
詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

沖ネットワークエルエスアイ様とのコラボ企画!「検証スキル向上セミナー」

エッチ・ディー・ラボは、「夏こそ、スキルアップのチャンス!!」というテーマで沖ネットワークスエルエスアイ様と共同で、検証セミナー開催します。

検証セミナーの詳細はこちらへ

好評!![DACレポート2009] ダウンロード開始

資料希望の方は、DACレポート 2009資料のダウンロードにお問合せください。

第46回DACは、シリコンバレーから車で1時間弱のサンフランシスコ(以下SF)で7/26から7/31まで5日間開催されました。昨年9月の金融危機から、電子機器産業は全体的に大きな痛手を受けています。シリコンバレーのあるカルフォルニア州も、州政府の財政破綻が噂され、失業率も2桁台に突入しています。今まで、ハイテク産業の中心として雇用を牽引してきたシリコンバレーの失業率も11%台で推移しています。そんな中、DACの開催も危ぶまれるようになっています。

今年春、ヨーロッパで行われたEDA展示会(DATE)では、来客数が極端に減少し、「2009年でDATEは最後になる」という噂も流れていました。そんな中、Cadenceが2年ぶりにDACに参加しました。

Cadenceは、前CEOのFister氏が在任中の2008年半に、今後の全ての展示会等の不参加を表明し、プライベートショーに比重を置く事を断言していました。しかし、新CEOのTan氏は、就任直後この方針を反転し、DACの参加することになりました。さらに、EDA業界団体EDACでは、リーダー的な役割を演じ、EDA業界の主役座をアピールしています。Cadenceは、昨年の経営危機以来、マーケッティング色を高めており、EE-Timesの記事を見てもCadenceの記事が目立って多くなっています。

今年のDACは、Cadenceが参加したものの、運営は厳しさを増しています。展示者は減少し、さらに参加した展示者もブースのエリアを小さくしています。展示会場の広さは、昨年の2/3程度になってしまいました。また、事前登録の参加者も少なく、来場者数の大幅な減少が懸念されていました。

SFで行われるDACは、シリコンバレーから来やすい事で、最も賑わいを見せるのが通常です。欧米のエンジニアは、展示会や学会が業界のネットワーキングの場として高く評価しており、レイオフされて会社の看板が無くても、個人で進んで参加する人が多くいます。しかし、昨年から度重なるレイオフ等で長期間収入がなく、参加したくても来られないエンジニアが多いのではと危惧されていました。

DACの事務局は、展示者の協力も求め、参加者増加への対策を行いました。収入増加を目指したFree Monday(月曜日の展示は無料)の廃止も、行わないことになりました。更にDenali、Atrenta、Springsoftが共同でスポンサーとなり、600名分の展示会のみのパス(通常1名95ドル)を学生除くEDAユーザーに配布することになりました。このような努力により展示会の来場者は、12%増加しました。
但し、 Free Mondayだけの参加者が多く、また学会参加者は、2423名から1888名に減少しています。

EDA業界の不振は深刻さを増しています。このような中、Mentor Graphicsは、今年の春からレイオフされたEDAユーザーを対象に無償でトレーニングを受けられるプログラムを開始しています。

学会では、画期的な新しい論文が殆どなく、大手EDAベンダーに付随するツールを開発や、大手ツールを利用した研究がほとんどです。新しいネタを生むため、斬新な論文や研究が必要ではとの声が強く聞かれます。

新規講座を開催&hdLab開催講座日程をアップデート

hdLab開催のトレーニング日程をアップデートしました。
2009年6月から2009年8月開催分まで、掲載しました。

詳細は、HDLABトレーニング日程表をご覧ください。

また、新しい講座開催します。
1.『 FPGAデバッグ用CPU埋め込みサービス「Health Check Core」の紹介 (無償) 』:7月15日(水)
講座内容はこちら

2.CoFluentセミナー(無償):7月21日(月)/8月19日(月)
CoFluentセミナー(無償)講座内容はこちら

3.Verilog-AMS初級講座:7月24日(金)/8月18日(火)
Verilog-AMS初級講座内容はこちら

多数の皆様のお申込をお待ちしております。

"新規講座を開催&hdLab開催講座日程をアップデート"の詳細»

新規講座を開催&hdLab開催講座日程をアップデート

hdLab開催のトレーニング日程をアップデートしました。
2009年6月から2009年8月開催分まで、掲載しました。

詳細は、HDLABトレーニング日程表をご覧ください。

また、2つの新しい講座開催します。
 1.CoFluentセミナー(無償):6月15日(月)
CoFluentセミナー(無償)講座内容はこちら

2.Verilog-AMS初級講座:7月24日(金)/8月18日(火)
Verilog-AMS初級講座内容はこちら

多数の皆様のお申込をお待ちしております。

"新規講座を開催&hdLab開催講座日程をアップデート"の詳細»

ベクトロジー社(国内企業)と業務提携

株式会社エッチ・ディー・ラボは、2009年5月11日付けで、ベクトロジー社(本社:横浜市 代表:篠田義一氏Vectology LLP http://vectology.jp/)との業務提携契約を締結いたしました。
今後同社の開発するFPGA長時間内部監視やデバッグ環境を容易に構築するための8ビットCPUコア「HCC」、HighSpeedSerial、プロセッサ開発等に関するコンサルティングソリューションなどの独占販売及び、「HCC」を利用した自己診断機能を実装する設計サービスの提供に関して業務提携を開始いたします。

新規講座を開催&hdLab開催講座日程をアップデート

hdLab開催のトレーニング日程をアップデートしました。
2009年5月から2009年7月開催分まで、掲載しました。

詳細は、HDLABトレーニング日程表をご覧ください。

また、2つの新しい講座開催します。
 1.CoFluentセミナー(無償):第1回/5月18日(月)、第2回/6月15日(月)
CoFluentセミナー(無償)講座内容はこちら

2.Verilog-AMS初級講座:第1回/6月 5日(金)、第2回/7月24日(金)
Verilog-AMS初級講座内容はこちら

多数の皆様のお申込をお待ちしております。

"新規講座を開催&hdLab開催講座日程をアップデート"の詳細»

CoFluent社製品 日本国内代理店契約締結のお知らせ

株式会社エッチ・ディー・ラボは、2009年4月7日付けで仏CoFluent Design社
http://www.cofluentdesign.com/index.php/ja_JP/home?page=home)との
国内販売代理店契約を締結いたしました。
今後、同社の開発するシステムレベルでのモデリング及びシミュレーションツールである「CoFluent Studio」他の製品群の販売およびそれらを用いたトレーニングやコンサルティングなどのサービスを提供します。
なお、ツールの技術サポートに関しては、CoFluent Design社日本オフィスにて対応いたします。

HDL Endeavorの販売について

この度、HDL EndavorがCQ出版から「HDL独習ソフトで学ぶCQ Endeavor Verilog HDL」として、販売されることになりました。

教材の内容および購入方法は、以下のCQ出版のWebサイトをご覧ください。

詳細はこちら

Certess社製品代理店契約終了のお知らせ

Certess社製品の日本国内総代理店契約に付きまして、2009年3月27日をもって終了することとなりました。
昨年来の同社製品の販売及びサポートに対するご厚情に深く感謝申し上げます。
なお、今後の同社製品の日本国内販売及び技術サポート窓口は、スプリングソフト株式会社 http://www.springsoft.jp
となりますので、宜しくお願い申しあげます。

メンター・グラフィックス社と次のレベルのパートナーを締結

メンター・グラフィックス・コーポレーションとトレーニング・プログラムに関するPASSBOOK・パートナーシップを締結しました。
このPASSBOOK・パートナーシップの締結により、エッチ・ディー・ラボが提供する多彩なトレーニング・プログラムをメンター・グラフィックスのユーザは、PASSBOOKを使用して参加でき、最新の設計検証言語であるSystemVerilogを始めとする言語やテクニックを習得することが可能になります。

ニュースリリース記事

"メンター・グラフィックス社と次のレベルのパートナーを締結"の詳細»

期間限定!!無償セミナー開催

3月に無償セミナーを開催します。
無償開催セミナー
1.SystemVerilog アサーション: 3月12日(木)、13日(金)
2.SystemC 入門コース: 3月24日(火)、25日(水)
3.RTL設計中級(論理合成): 3月26日(木)、27日(金)

詳細は、HDLABトレーニング日程表をご覧ください。
また、2009年4月から2009年6月開催分まで、掲載しました。
多数の皆様のお申込をお待ちしております。

大好評!!hdLab開催講座日程をアップデート

hdLab開催のトレーニング日程をアップデートしました。
2009年1月から2009年6月開催分まで、掲載しました。

詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

「STARC認定 設計技能検定試験 ESA」の公開試験の受験申込みをスタートしました。
業界唯一のハードウェア設計者のスキル診断する試験です。
延べ6627名が受験しております。
設計技能検定「ESA」の詳細はこちら
お申込みはこちらから

【受験受付開始】「STARC認定 設計技能検定試験 ESA」公開試験

「STARC認定 設計技能検定試験 ESA」の公開試験の受験申込みをスタートしました。
業界唯一のハードウェア設計者のスキル診断する試験です。
延べ6627名が受験しております。
設計技能検定「ESA」の詳細はこちら
お申込みはこちらから

Cynthesizerユーザー交流会2008にセミナー参加

2008年10月31日に開催する「Cynthesizerユーザー交流会2008」に弊社 長谷川が、「「動作合成を利用した大規模設計」 - CPUバスとデータバスで大規模設計を組み上げる -」と題して、セミナー参加します。
申込みはこちら

"Cynthesizerユーザー交流会2008にセミナー参加"の詳細»

2008年10月27日、Certess社がVerification Now Seminarに出展

Certess社がVerification Now Seminarにスポンサーとして出展いたします。

参加費無料のこのセミナーでは、検証メソドロジにおける効率化、品質向上、
予期せぬ問題の減少を実現する手段について討論いたします。

複雑なSoCの検証プランニングとSystemVerilogテストベンチ設計に対する最先端手法

現在の複雑な設計には、十分に考え抜いた検証戦略が求められています。
適切な検証プランニングとSystemVerilog環境における最先端手法を使用することにより、
設計やテストベンチの検証プロセスをスムーズに行えます。

この技術セミナーでは、参加者の方々に、検証プランニングが必要とされる理由や、
この検証プランニングを効率的にメソドロジに取り入れる方法についてご紹介いたします。
また、 SystemVerilogテストベンチに柔軟性や再利用性を構築する上での
Layered Stimulus生成技術の重要性やこれらを確実に実装する方法について考察します。

お申し込み・詳細はこちら(英語)

米JEDA Technologies Inc.がJEDA Validation Suiteをリリース

2008年10月15日米カルフォルニア州ロスアルト市のJEDA TechnologiesがESLモデルに対するJEDA Validation Suiteツールの1stリリースを発表いたしました。

JEDA Validation Suiteは、SystemCに対する機能が豊富なコードカバレッジ・機能データカバレッジ・テンポラルチェック・インテリジェントテストジェネレーションを含んでおり、レグレッションテストの優先順位付けを可能とするテストランキングシステムの機能も含まれております。
この製品は高位合成ユーザー、バーチャルプラットフォームのための高位モデルの開発ユーザーが、効率的・効果的な開発を行うことが可能となります。
プレスリリース資料(英文)

大好評!!hdLab開催講座日程をアップデート

hdLab開催のトレーニング日程をアップデートしました。
2008年10月から2009年3月開催分まで、掲載しました。

詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

好評 【SystemC動作合成スタイルガイド】販売開始!!

高位設計の標準言語であるSystemC の設計ノウハウ集である『SystemC 動作合成スタイルガイド』の販売をスタートしました。
"SystemC動作合成スタイルガイドの詳細»

STIL e-Learning STIL1450.1基礎講座開講

STIL e-Learning STIL1450.1基礎講座を開講しました。
STIL1450.1基礎講座の詳細はこちら

設計品質&検証技法ワークショップ2008出展

CQ出版社が主催する設計品質&検証技法ワークショップ2008に出展いたします。
ベンダセッションではHW設計・検証品質を向上するCertess社Certitudeを紹介いたします。
展示ブースにおきましては、Certess社Certitudeのほかに、JEDA Technologies社のHW設計・SW設計にも活用できるC/C++検証ツールをご案内いたします。
設計品質&検証技法ワークショップ2008概要・お申込はこちら

Certess社『Verify2008』に出展

機能検証の環境改善・定量化を行うFunctional Qualificationメソドロジを提供するCertess社は2008年9月12日に開催されるVerify2008に協賛出展いたします。
Functional Qualificationメソドロジの概要と製品について、解説・展示を行います。

Verify2008概要・お申込はこちら

8月29日 コーウェア社『ESL Design Show 2008』に出展

hdLabはコーウェア社が開催するESL Show 2008に出展いたします。
懇親会場におきまして、SystemC TLMトレーニングを含むSystemCソリューションを紹介させていただきます。

ESL Design Show 2008概要・お申込はこちら

好評!![DACレポート2008] ダウンロード開始

資料希望の方は、DACレポート 2008資料のダウンロードにお問合せください。

第45回DACは、ロサンゼルス郊外、アナハイムで6/09から6/13日までの5日間開催しました。アナハイムにはディズニーランドがあります。コンベンションセンターは、その隣にあります。 今回、DACのテーマは、システム設計だと言っておりました。 過去のDACでもシステム設計を重視したと年がありましたが、曖昧な感じのしたものでした。今年は、学会や会場でのパネルもESLを意識したテーマを増やしたそうです。ESLは、システムレベルシミュレーションや、動作合成が何年も前から登場していますが、なかなか発展しない分野でした。
しかし、ESLレベルでの検証や設計、ファームウエアとの融合は着実に広まっています。

hdLab開催トレーニング日程をアップデートしました!!

hdLab開催のトレーニング日程をアップデートしました。
HDLABトレーニング日程表をご覧ください。また、新しい講座の開催日程も追加しました。多数の皆様のお申込をお待ちしております。

コーウェアとエッチ・ディー・ラボSystemC に関する協業を拡張

コーウェアの業界最先端ESL 設計ソリューションは、OSCI とOCP-IP から提供されているSystemC とTLM 標準規格をベースに2003 年より開発されています。TLM-2.0 標準規格には、2008 年下期にリリース予定の、プラットフォーム・アーキテクチャ設計、およびソフトウェア開発向けコーウェアESL2.0ソリューションにてサポートされます。TLM2-2.0 インタフェースを用いて作成された新規モデルはコーウェアの環境上でそのまま利用でき、コーウェアが提供している全てのソリューションのメリットを享受できます。ま
た、SystemC Modeling Library (SCML)と補完的に活用することも可能です。エッチ・ディー・ラボ社のSystemC トレーニングはエッチ・ディー・ラボ社にて定期的に開催されます。また顧客の要求に沿ったトレーニングも開催可能です。コーウェアESL2.0 ソリューションを活用したトレーニング・コースは2008 年8 月開
始予定です。
プレスリリース(日本語)

7月度のSystemC&SystemVerilogトレーニング開催日程

7月度のSystemC&SystyemVerilogトレーニングの開催日程を更新しました。
HDLABトレーニング日程表をご覧ください。また、新しい講座を追加しました。多数の皆様のお申込をお待ちしております。

hdLabニュースバックナンバーをアップデートしました。

hdLabが発行しておりますトレーニング開催案内を掲載しました!!
詳細はこちら

大好評!!hdLab開催トレーニング日程

HDLABトレーニング日程表を更新しました。また、新しい講座を追加しました。多数の皆様のお申込をお待ちしております。

大好評!!hdLab開催トレーニング日程

HDLABトレーニング日程表を更新しました。また、新しい講座を追加しました。多数の皆様のお申込をお待ちしております。

STARC認定 設計技能試験「ESA」 実施!!

STRAC認定 設計技能試験 ESA」を以下の日程で、一般開催します。
我こそはと思う技術者の皆さんの挑戦を待っております。
実績は、24社 延べ5,323名で実施!!
試験実施日程:2008年2月16日(土) 10:00/14:00

⇒ ⇒ ⇒ 詳細はこちらへ

EDSフェア(Electronic Design and Solution Fair 2008)に出展

2008年1月24日よりパシフィコ横浜で開催される「EDSFair(Electronic Design and Solution Fair 2008)」に出展します。
今回の出展では、最先端の開発設計を行っている皆様のお役に立つアイテムを数多く揃えて、ご来場をお待ちしております。

"EDSフェア(Electronic Design and Solution Fair 2008)に出展"の詳細»

大好評!!hdLab開催トレーニング日程

HDLABトレーニング日程表を更新しました。また、新しい講座を追加しました。多数の皆様のお申込をお待ちしております。

最新版 【SystemC動作合成スタイルガイド】アップデート!!

高位設計の標準言語であるSystemC の設計ノウハウ集である『SystemC 動作合成スタイルガイド』の情報をアップデートしました。
"SystemC動作合成スタイルガイドの詳細»

好評につき満席!!hdLab開催トレーニング日程を追加しました。

12月開催トレーニングが満席になり、HDLABトレーニング日程表SystemCセミナー(入門コース)SystemVerilogセミナー(アサーションコース)の開催日程を追加しました。
多数の皆様のお申込をお待ちしております。

11月30日 Coware社『J-CING 2007』出展

hdLabはコーウェア社が開催するJ-CING2007に出展いたします。

8月より販売開始しましたSystemC動作合成スタイルガイドのサンプル、JEDA Technologies社 NSC Suiteの12月正式発表予定の新機能コードカバレッジなど、SystemC/C++に関するソリューションをご案内させていただきます。

出展内容:
1. SystemC動作合成スタイルガイド サンプル
2. SystemCトレーニング
3. SystemC検証ツール NSC Suite
   3-1 .コードカバレッジ
   3-2 データカバレッジ
   3-3 アサーション
4. モデリングコンサルティング

J-CING2007概要・お申込はこちら

米JEDA Technologies, Inc.がOCP に準拠したチェッカーを発表

本日米カルフォルニア州ロスアルト市のJEDA Technologies がOpen Core Protocol(OCP)の標準
規格に準拠したシステムレベル検証に必要なSystemC 言語ライブラリ、OCPchecker を発表。

この製品は、包括的なプロトコルの正確度やコンフィグレーションパラメータ類の一貫性の確認でき、システム設計者は安定したOCP に準拠したシステムを短期間で設計する事が可能となる。
プレスリリース資料(英文)

11月1日 フォルテ社『Cynthesizer ユーザー交流会 2007』出展

hdLabはForte Design Systems社が開催するCynthesizerユーザー交流会2007に出展いたします。
当セミナーにおきまして、弊社よりテクニカルプレゼンテーションとして、「SystemC動作合成スタイルガイド」についてのプレゼンテーションを行います。
また、懇親会ではSystemC動作合成スタイルガイドのサンプル展示、及びSystemCソリューションの紹介をさせていただきます。

大好評!! hdLab開催トレーニング日程を追加・更新

HDLABトレーニング日程表SystemCセミナー(入門コース)SystemCセミナー(動作合成コース)SystemVerilogセミナー(アサーションコース)の開催日程を更新いたしました。
多数の皆様のお申込をお待ちしております。

EE Times JapanにCertess社 CTO Mark Hampton氏のインタビューが掲載されました

「指標なくしてカイゼンなし」
 米Certess社は、論理LSIの機能検証に向けたツールを手掛ける新興EDAベンダーである。ただし同社が販売するのは、機能検証環境そのものを構築するツールではない。機能検証環境の品質を評価するツールだ。同社はこのツールを「Certitude」と名付けて2007年5月に正式に製品化を発表し、日本国内で本格的に販売活動を始めた。同社の共同創設者でCTOを務めるMark Hampton氏が来日した機会に、Certitudeの狙いや機能について聞いた。 (EETimiesJapanより抜粋)
記事の全文は、こちら

好評!!hdLab開催トレーニング日程を更新

HDLABトレーニング日程表SystemCセミナー(入門コース)SystemVerilogセミナー(アサーションコース)の開催日程を更新いたしました。
多数の皆様のお申込をお待ちしております。

『SystemC動作合成スタイルガイド』サンプル資料ダウンロード開始!!

今月販売をスタートしました「SystemC動作合成スタイルガイド」のサンプル資料のダウンロードを開始しました。
ご希望のある方は、こちらからお申し込みください。

Cadence社のIncisive Plan-to-Closure Methodology VAPに参加

エッチ・ディー・ラボは、ケイデンス・デザイン・システムズ社のIncisive Plan-to-Closure Methodology Verification Alliance Programに参加しました。

複雑化するLSIの開発において、機能検証での検証漏れがシリコン・リスピンの原因の多くを占めるといわれています。検証漏れを回避するには、効率的な検証手法、検証方法論を正しく適用する必要があります。Incisive Plan-to-Closure Methodologyは、カバレッジ・ドリブン検証、アサーション・ベース検証、トランザクション・レベル検証、検証計画作成、検証環境の再利用、およびシステム・レベルの検証などの効率的な検証手法を使用するための考え方とその実現方法を提供します。このプログラムに参加したパートナーは、Incisive Plan-to-Closure Methodologyに基づいた、これらの効率的検証手法を用いた機能検証環境構築の支援をおこなうために必要なノウハウを有していることが認められています。お客様は、これらのパートナーの技術力や人材を、第三者検証の実施や検証手法のトレーニングなどに有効活用することにより、質の高い検証を行うことが可能となります。その結果、シリコン・リスピンに代表される設計のイタレーションを削減、開発期間を短縮することによって、全体的に開発コストを低減しながら、製品の早期市場投入を実現します。

注)ケイデンスのプレス・リリースより抜粋。 ケイデンスのリリース全文は、こちら

『SystemC 動作合成スタイルガイド』を発売!!

このたび高位設計の標準言語であるSystemC の設計ノウハウ集である『SystemC 動
作合成スタイルガイド』の販売を2007 年8 月1 日より開始いたします。
プレスリリース資料

好評!![DACレポート2007] ダウンロード開始

EDA業界の最大イベントである44th Design Automation Conference 「DACレポート 2007」が、米国カリフォルニア州のSan Diego開催された。
資料希望の方は、DACレポート 2007資料のダウンロードにお問合せください。

JEDA、SystemC/C/C++のラインカバレッジ製品をリリース

米国JEDA社はESL検証Suite、NSCにSystemC/C/C++上でのラインカバレッジ機能を追加しました。ESL設計を手がけられるお客様は、既存の環境で、検証状態の定量性を把握することが可能となります。

紹介、評価、導入に関するお問い合わせ

hdLab開催トレーニング日程を更新

HDLABトレーニング日程表SystemCセミナー(入門コース)SystemCセミナー(動作合成コース)SystemVerilogセミナー(アサーションコース)の開催日程を更新いたしました。
多数の皆様のお申込をお待ちしております。

米国Certess社と総代理店契約を締結

株式会社エッチ・ディー・ラボ(代表取締役社長:長野義史 横浜市港北区新横浜3 丁目1-4 プラスタリアビル6F、以下エッチ・ディー・ラボ)は5月7日に製品リリースされた米国Certess社(President&CEO:Michel Courtoy氏以下Certess社)と日本国内における独占販売代理店契約を締結し、Certess社が5月7日に製品発表したFunctional Qualificationツール「Certitude」の販売及び技術サポートを開始します。

Certess社CertitudeはRTL設計フェーズにおいて検証環境を評価するための環境です。
デザインを解析し、Mutation Analysisを用いることで検証環境・テストベンチの品質を定量化します。

お問い合わせ

JEDA、OCPテクノロジフォーラムに参加

JEDA(hdLab EDA事業部)はOCPソリューションベンダが開催するOCP Technology forum2007に参加いたします。
JEDA Technologies社 SystemC検証ツール「NSC」を用いたOCPソリューションの製品紹介及び展示いたします。
OCP Technology forum2007概要・お申込はこちら

JEDA、NSCvをSystemC検証自動化ソリューションに新しく追加することを発表

JEDA Technologies、NSCvをSystemC検証自動化ソリューションに新しく追加することを発表しました。
NSCvはfunctionalデータ・カバレッジ、ダイナミック・スレッディングと新しいメモリマネージメントシステムをSystemCに追加します
プレスリリース資料(英文)
日本語補足資料

トレーニング日程の変更

HDLABトレーニング日程表SystemCセミナー(動作合成コース)の日程を変更いたしました。
多数の皆様のお申込をお待ちしております。

EDSF2007出展記念 HDL Endeavorキャンペーン

2007年1月25日よりEDSF2007出展を記念してHDL Endeavorを特価キャンペーンを行います。
通常4万9800円(税込)のところを1万9800円(税込)となります。詳細はこちらのPDFファイルをダウンロードしてください。

注)在庫限りのキャンペーンになりますので数量がなくなりましたら終了となります。

JEDA、CoWare社ESL設計ツールとインテグレーション

2007年1月22日

JEDA Technologies社は、 Platform-driven ESL設計ソフトウェア及びサービスのリーディングサプライアであるCoWare社と協力し、JEDAのNSCa(Native System C assertion)をCoWare環境にインテグレーションすることを発表いたします。

このインテグレーションにより、CoWareユーザー様に対してJEDAのネイティブSystemC検証テクノロジを提供します。 またJEDA Technologies社は、CoWareのパートナーシップ・プログラムに参加します

プレスリリース資料(英文)
日本語補足資料

ESA・トレーニングスケジュールを更新

HDLABトレーニング日程表SystemCセミナー(動作合成コース)設計技能試験 ESAの日程を追加いたしました。
多数の皆様のお申込をお待ちしております。

EDSフェア(Electronic Design and Solution Fair 2007)に出展

2007年1月25日よりパシフィコ横浜で開催される「EDSFair(Electronic Design and Solution Fair 2007)」に出展します。
今回の出展では、最先端の開発設計を行っている皆様のお役に立つアイテムを数多く揃えて、ご来場をお待ちしております。

"EDSフェア(Electronic Design and Solution Fair 2007)に出展"の詳細»

トレーニングスケジュールを更新

HDLABトレーニング日程表に2007年3月までの開催予定講座を追加いたしました。
多数の皆様のお申込をお待ちしております。

JEDA コーウェア J-CING 2006 に出展

hdLab EDA事業部はコーウェア社が開催するJ-CING2006に出展いたします。
JEDA Technologies社 SystemC検証ツール「NSCa/NSCv」を展示いたします。

J-CING2006概要・お申込はこちら

RTL Compilerで学ぶSystemVerilog合成講座日程を更新

RTL Compilerで学ぶSystemVerilog合成講座の日程を更新しました。多数の皆様のお申込をお待ちしております。

JEDA社TLAをNSCaに追加

JEDA Technologies 社は、TLA(トランザクション・レベル・アサーション機能)をNative SystemC アサーション・ベース検証ツールであるNSCa(Native SystemC assertion)ファミリーに追加しました。

プレスリリース記事(英文)

トレーニングスケジュールを更新

HDLABトレーニング日程表に2006年12月までの開催予定講座を追加いたしました。
多数の皆様のお申込をお待ちしております。

DACレポート2006

EDA業界の最大イベントである43rd Design Automation Conference 「DAC 2006」が、米国カリフォルニア州のSan Franciscoで開催された。
サンフランシスコ開催という場所柄か、今回は多くの来場者でにぎわった。

DAC06レポートの詳細

トレーニングスケジュールを更新

HDLAB主催のトレーニングのSystemCセミナー(入門コース)SystemVerilogセミナー(アサーションコース)スケジュールを更新いたしました。
多数の皆様のお申込をお待ちしております。

SystemC Japan 2006 開催のお知らせ

SystemC関連製品を提供しているEDAリーディング・カンパニー各社による、最先端のSystemC関連技に関する技術講演と展示。「SystemC Japan 2006」を開催いたします。

複雑化するシステムおよびLSI設計の品質向上と開発期間の短縮を実現可能な、最新のソリューション を日本全国の設計者にお届けいたします。SystemCベース設計成功のノウハウが詰まった有意義な1日をお約束します。
お申し込み、および詳細は、こちら

トレーニングスケジュールを更新

HDLAB主催のトレーニングスケジュール(SystemC(入門コース))を更新いたしました。
多数の皆様のお申込をお待ちしております。

フレッシュマン Verilog HDL入門演習講座を開催

HDLAB主催のトレーニングスケジュール「フレッシュマン Verilog HDL入門演習講座」を新しく開催することにいたしました。多数の皆様のお申込をお待ちしております。

米国Jeda Technologies 社と総代理店契約を締結

 株式会社エッチ・ディー・ラボ(代表取締役社長:長野義史 横浜市港北区新横浜3 丁目1-4 プラスタリアビル6F、以下エッチ・ディー・ラボ)は、米国Jeda Technologies社(President&CEO:Eugene Zhang カリフォルニア州Los Altos、以下Jeda 社)と日本国内における独占販売代理店契約を締結し、Jeda 社が本年2 月に発表したネイティブSystemC アサーション・ベース検証ツール「NSCa」の販売及び技術サポートを開始します。

プレスリリース

トレーニングスケジュールを更新

HDLAB主催のトレーニングスケジュール(SystemC(入門コース)SystemC(動作合成コース)SystemVerilog(アサーションコース))を更新いたしました。
多数の皆様のお申込をお待ちしております。

ESA一般開催開始のお知らせ

今年度より、今までは法人向けのみのサービスとして行ってきましたESAの一般開催を実施します。(詳細

EDSFair2006 スタンプラリー SystemCアドベンチャー 開催

参加各社を3社以上訪問して、スタンプを集めれば、最後にhdLabブースにて参加賞を差し上げます!参加7社を全てのスタンプを集めた方には、完走賞と更に抽選で30名様に豪華景品を進呈させて頂きます!
詳細

EDSFair2006 スタンプラリー SystemCアドベンチャー 開催

参加各社を3社以上訪問して、スタンプを集めれば、最後にhdLabブースにて参加賞を差し上げます!参加7社を全てのスタンプを集めた方には、完走賞と更に抽選で30名様に豪華景品を進呈させて頂きます!
詳細

EDSフェア(Electronic Design and Solution Fair 2006)に出展

今年もEDSフェア(Electronic Design and Solution Fair 2006)に出展します。
弊社のテーマは、「設計ワンストップ」で設計品質向上!!hdLabはいつでもどこでも、親切丁寧をモットーにコンビニエンス「設計ワンストップ」を開設します。SystemCや動作合成の導入、教育による設計環境、設計手法の改革、SystemVerilogを用いた設計手法に関する必要なアイテムを多数揃えて、ご来場をお待ちしております。(詳細

EDSフェア(Electronic Design and Solution Fair 2006)に出展

今年もEDSフェア(Electronic Design and Solution Fair 2006)に出展します。
弊社のテーマは、「設計ワンストップ」で設計品質向上!!hdLabはいつでもどこでも、親切丁寧をモットーにコンビニエンス「設計ワンストップ」を開設します。SystemCや動作合成の導入、教育による設計環境、設計手法の改革、SystemVerilogを用いた設計手法に関する必要なアイテムを多数揃えて、ご来場をお待ちしております。(詳細

XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
Eラーニング
STIL講座
STIL講座ログイン
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP