Headlines

hdLab開催のトレーニング日程をアップデート（2010年7月から2010年9月開催分までを掲載）しました。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

「System Realization Alliance」は、ケイデンス社が高位合成ツールなどのソリューションを効率よく採用していただくための制度です。
詳細は、以下をご覧ください。
日本語プレスリリース
弊社の紹介ページ

DOCEA Power社 『Aceplorer2.0』の製品説明資料のダウンロードを開始しました！！
製品の紹介はこちら
製品説明資料のダウンロードはこちらから

DAC2010 レポートダウンロード提供！！
⇒こちらから

【全体的な印象】
今年のDACは、6月13日～18日までカルフォルニア州のアナハイム市で開催されました。来年のDACはサンディエゴで開催されます。アナハイムはロサンゼルス国際空港（LAX）から車で45分から1時間なのでアクセスが悪いとの事で今年が最後のアナハイムと噂されました。

やはり不況の影響で出席者は減った印象です。開催側からのラフな参加者のデータは以下の通りです。
（バッジからのデータで重複などが整理されていない状態です）

カンファランス： 1,554名
展示会参加者： 3,444（24%はアメリカ国外から）
展示者・関係者： 2,557名
合計： 6,001名

【プログラムなどについて】
◎ ESLを強調
今回はESLが全面に押し出されたカンファランスになったと感じました。大手御三家もESLを中核に語るなど低迷する業界を新たに成長させるには、システム系を積極的に意識しようという動きです。ファウンダリのTSMCもESLを意識するようになり、レファレンスフロー（OIP:open innovative platform）にHLSツールを追加する動きがあります。Apple社のiPhone/iPadなどのエンドユーザーに見える形のアプリを意識する動き（Cadence EDA360など）、今までのEDAからソフト・ハード、更にはアプリ、最終製品レベルに設計者の意識を持っていこうとする動きがありました。

学会のセッションでは15種類に及ぶシステム・組み込み系のセッションが催されました。（セッションで最多）最も白熱したパネルではESLの言語について語るパネルがありました。C対SystemC対SystemVerilogの構図となり、それぞれの陣営は自分達の優位性について熱く語り合いました。この中でHLSの定義や合成サブセット、
そもそもスレッドでハードウエア記述が可能なのか等の議論が繰り広げられ、Twitterでも実況が最も多くみられたパネルになりました。

iPhone/iPadと関連してApple社の開発したA4プロセッサも先進的な事例として幾つかの場面で挙げられました。コアはARMですがベンチャー企業（P.A. SemiやIntrinsity）の回路設計技術が低電力化に貢献し、まだまだオーソドックスな回路設計からアーキテクチャ設計に及ぶ分野でEDAが広く貢献している事が指摘されました。車載エレクトロニクスのセッションも昨年に続き開催され、ESLの専門分野として人気を集めました。

◎ キーワード、３Ｄ
その他では、３Ｄが流行のキーワードなのか、TSVなどの３Ｄパッケージ技術や、３Ｄのエキストラクション技術が話題となりました。

◎ 意外なトピックス、クラウド化
意外性のあるトピックスではEDAツールのクラウド化（SaaS化）があげられます。昨年度では有志で集まり議論する、Birds of Feather程度でした。しかし、今年は基調講演やパネル等でも積極的に議論されました。業界内の人々は技術面（自社や他社のツールを混在させたい）やビジネス面の問題を指摘しました。
しかし、業界外の識者からは「コンピューティングのあり方の根本的なシフト」なので波に上手く乗れなければ淘汰されるとの指摘がありました。具体的な成功例としてはXuropaがCadenceのツールの遠隔評価を引き受けており、ツールの販売の実績に繋げていると報告された。また他のパネルや発表でもクラウド化についてのコメントが
多数見受けられ、本格的にこの業界のトピックスとして議論される方向が見られました。

出展内容の紹介

株式会社エッチ･ディー･ラボは、SystemCによる動作合成、TLMによる検証環境開発に関する教育サービス、技術コンサルティング、設計/モデリングサービス、関連ソフトウェアツールを豊富な設計実務経験を基に、お客様の多様なニーズを１００％以上満たすご提案を心掛けています。

今回のSystemCJapanでは、弊社取り扱いの下記の２つのソフトウェアツールのご紹介をさせて頂きます。

1. JEDA Technologies社　『JEDA verificatio suite』
* C/C++/SystemCと動作合成フローに特化したコードカバレッジ、データカバレッジ、機能カバレッジによるカバレッジソリューション
* ランダム検証ソリューション
* アサーション・ソリューション
* TLM2.0準拠チェッカー , OCP準拠チェッカー

2. Docea Power社『Aceplorer2.0』
* 設計初期のシステムレベルで低消費電力アーキテクチャを探求するためのモデリング＆シミュレーションツールです。『Aceplorer2.0』では、更にVCDファイルのインポート機能によりバーチャル・プラットフォーム環境での回路動作をシナリオとした消費電力シミュレーションを実現し、既存のパフォーマンス解析に準じた消費電力/熱解析を加えたアーキテクチャ探索が可能になります。

業界標準のコーディングガイド「STARC出版 RTL設計スタイルガイド」について、セミナーを開催します。
また、hdLab開催のトレーニング日程をアップデートしました！！
2010年6月から2010年8月開催分まで、掲載！！
詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

「体験講座シリーズ」第4弾として、「SystemC動作合成編」を無償にて開講させて頂くこととなりました。
　是非ともこの機会に皆様の技術的スキルアップの教材としてお役立て頂ければ幸いです。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

Twitterをはじました。こちらから

メンター・グラフィックス・ジャパン(株)ご提供の「 PASSBOOK」対象コース受講可能！！
対象コース・お申込方法等は、以下のWebサイトをご参照ください。
→ http://www.mentorg.co.jp/training/course/hdlab/index.html

昨年に引き続き、PI research LABO社(http://www.pi-rlabo.com)より講師をお招きして、「Spice」及び「Verilog-AMS」をテーマに講座を開催させていただくことになりました。
尚、「Spice講座」は今年から「初級講座」と「中級講座」に分けてご提供いたします。また、3講座ともに今年から１日講座（10：00～17：00）になります。
「Verilog-AMS初級講座」の詳細はこちら
「Spice初級講座」の詳細はこちら
「Spice中級講座」の詳細はこちら

CALYPTO社 SLEC体験セミナー（無償）の4月開催が決定しました。
CALYPTO社 SLEC体験セミナーの詳細はこちら

詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

今回、以下の２つの講座を無償開催します。

■『Embedded Linuxセミナー（無償）』～Sinby社による開発の実際～
『Embedded Linuxセミナー』 詳細はこちら

■『組込み分野　MPU基礎（ARM/Cortex-M3編）（無償）』
組込み分野　MPU基礎（ARM/Cortex-M3編） 詳細はこちら

　この度hdLabでは業界唯一であるLSI設計技能試験「ESA」の基礎編(『ESA Basic』)を開発し、サービスの提供をさせて頂くことになりました。『ESA Basic』は、(株)半導体理工学研究センター(STARC)発行の「RTL設計スタイルガイド」の内容をもとに出題されており、本書籍の理解度確認テストとしてご利用頂けます。
　管理職の皆様におかれましては戦略的かつ組織的な技術者の育成を目的としたスキル判定の指標として、またLSI開発技術者の皆様におかれましては各個人の実力測定とスキルアップの目標設定としてそれぞれご活用頂くことができます。
詳細はこちら

今回、「体験講座シリーズ」として３種類の講座を新設し、一般開催講座として開講させて頂くこととなりました。
　各講座それぞれのテーマにおいて要点を簡潔、かつ理解しやすい内容とし、さらに手軽に技術を体験できる演習を用意しております。講座日程も半日から１日の短期間での実施となっておりますので、忙しい方でも手早く新たな知識と技術を習得することができます。
　是非ともこの機会に皆様の技術的スキルアップの教材としてお役立て頂ければ幸いです。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

大好評により、CALYPTO社 SLEC体験セミナー（無償）開催を3月に、追加開催します。
CALYPTO社 SLEC体験セミナーの詳細はこちら

詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

エッチ・ディー・ラボは、『CALYPTO社 SLEC体験セミナー（無償）　～シーケンシャル等価性検証ツールによる次世代の検証手法～』開催します。
CALYPTO社 SLEC体験セミナーの詳細はこちら

今回、「体験講座シリーズ」として３種類の講座を新設し、一般開催講座として開講させて頂くこととなりました。
　各講座それぞれのテーマにおいて要点を簡潔、かつ理解しやすい内容とし、さらに手軽に技術を体験できる演習を用意しております。講座日程も半日から１日の短期間での実施となっておりますので、忙しい方でも手早く新たな知識と技術を習得することができます。
　是非ともこの機会に皆様の技術的スキルアップの教材としてお役立て頂ければ幸いです。
詳細は、HDLABトレーニング日程表をご覧ください。多数の皆様のお申込をお待ちしております。

SystemC入門コースを追加開催します。
詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

2009年11月から2010年1月開催分まで、掲載しました。
詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

エッチ・ディー・ラボは、「夏こそ、スキルアップのチャンス！！」というテーマで沖ネットワークスエルエスアイ様と共同で、検証セミナー開催します。

検証セミナーの詳細はこちらへ

資料希望の方は、DACレポート　2009資料のダウンロードにお問合せください。

第46回DACは、シリコンバレーから車で1時間弱のサンフランシスコ(以下SF)で7/26から7/31まで5日間開催されました。昨年9月の金融危機から、電子機器産業は全体的に大きな痛手を受けています。シリコンバレーのあるカルフォルニア州も、州政府の財政破綻が噂され、失業率も2桁台に突入しています。今まで、ハイテク産業の中心として雇用を牽引してきたシリコンバレーの失業率も11%台で推移しています。そんな中、DACの開催も危ぶまれるようになっています。

今年春、ヨーロッパで行われたEDA展示会(DATE)では、来客数が極端に減少し、「2009年でDATEは最後になる」という噂も流れていました。そんな中、Cadenceが2年ぶりにDACに参加しました。

Cadenceは、前CEOのFister氏が在任中の2008年半に、今後の全ての展示会等の不参加を表明し、プライベートショーに比重を置く事を断言していました。しかし、新CEOのTan氏は、就任直後この方針を反転し、DACの参加することになりました。さらに、EDA業界団体EDACでは、リーダー的な役割を演じ、EDA業界の主役座をアピールしています。Cadenceは、昨年の経営危機以来、マーケッティング色を高めており、EE-Timesの記事を見てもCadenceの記事が目立って多くなっています。

今年のDACは、Cadenceが参加したものの、運営は厳しさを増しています。展示者は減少し、さらに参加した展示者もブースのエリアを小さくしています。展示会場の広さは、昨年の2/3程度になってしまいました。また、事前登録の参加者も少なく、来場者数の大幅な減少が懸念されていました。

SFで行われるDACは、シリコンバレーから来やすい事で、最も賑わいを見せるのが通常です。欧米のエンジニアは、展示会や学会が業界のネットワーキングの場として高く評価しており、レイオフされて会社の看板が無くても、個人で進んで参加する人が多くいます。しかし、昨年から度重なるレイオフ等で長期間収入がなく、参加したくても来られないエンジニアが多いのではと危惧されていました。

DACの事務局は、展示者の協力も求め、参加者増加への対策を行いました。収入増加を目指したFree Monday(月曜日の展示は無料)の廃止も、行わないことになりました。更にDenali、Atrenta、Springsoftが共同でスポンサーとなり、600名分の展示会のみのパス（通常1名95ドル）を学生除くEDAユーザーに配布することになりました。このような努力により展示会の来場者は、12%増加しました。
但し、 Free Mondayだけの参加者が多く、また学会参加者は、2423名から1888名に減少しています。

EDA業界の不振は深刻さを増しています。このような中、Mentor Graphicsは、今年の春からレイオフされたEDAユーザーを対象に無償でトレーニングを受けられるプログラムを開始しています。

学会では、画期的な新しい論文が殆どなく、大手EDAベンダーに付随するツールを開発や、大手ツールを利用した研究がほとんどです。新しいネタを生むため、斬新な論文や研究が必要ではとの声が強く聞かれます。

hdLab開催のトレーニング日程をアップデートしました。
2009年6月から2009年8月開催分まで、掲載しました。
詳細は、HDLABトレーニング日程表をご覧ください。

また、新しい講座開催します。
１．『　FPGAデバッグ用CPU埋め込みサービス「Health Check Core」の紹介 (無償)　』：7月15日(水)
講座内容はこちら

２．CoFluentセミナー(無償)：7月21日(月)／8月19日(月）
CoFluentセミナー(無償)講座内容はこちら

３．Verilog-AMS初級講座：7月24日(金)／8月18日(火)
Verilog-AMS初級講座内容はこちら

多数の皆様のお申込をお待ちしております。

hdLab開催のトレーニング日程をアップデートしました。
2009年6月から2009年8月開催分まで、掲載しました。
詳細は、HDLABトレーニング日程表をご覧ください。

また、2つの新しい講座開催します。
　１．CoFluentセミナー(無償)：6月15日(月)
CoFluentセミナー(無償)講座内容はこちら

２．Verilog-AMS初級講座：7月24日(金)／8月18日(火)
Verilog-AMS初級講座内容はこちら

多数の皆様のお申込をお待ちしております。

株式会社エッチ・ディー・ラボは、2009年5月11日付けで、ベクトロジー社（本社：横浜市 代表：篠田義一氏Vectology LLP http://vectology.jp/）との業務提携契約を締結いたしました。
今後同社の開発するFPGA長時間内部監視やデバッグ環境を容易に構築するための8ビットCPUコア「HCC」、HighSpeedSerial、プロセッサ開発等に関するコンサルティングソリューションなどの独占販売及び、「HCC」を利用した自己診断機能を実装する設計サービスの提供に関して業務提携を開始いたします。

hdLab開催のトレーニング日程をアップデートしました。
2009年5月から2009年7月開催分まで、掲載しました。
詳細は、HDLABトレーニング日程表をご覧ください。

また、2つの新しい講座開催します。
　１．CoFluentセミナー(無償)：第1回／5月18日(月)、第2回／6月15日(月)
CoFluentセミナー(無償)講座内容はこちら

２．Verilog-AMS初級講座：第1回／6月 5日(金)、第2回／7月24日(金)
Verilog-AMS初級講座内容はこちら

多数の皆様のお申込をお待ちしております。

株式会社エッチ・ディー・ラボは、2009年4月7日付けで仏CoFluent Design社
（http://www.cofluentdesign.com/index.php/ja_JP/home?page=home）との
国内販売代理店契約を締結いたしました。
今後、同社の開発するシステムレベルでのモデリング及びシミュレーションツールである「CoFluent Studio」他の製品群の販売およびそれらを用いたトレーニングやコンサルティングなどのサービスを提供します。
なお、ツールの技術サポートに関しては、CoFluent Design社日本オフィスにて対応いたします。

この度、HDL EndavorがCQ出版から「HDL独習ソフトで学ぶCQ Endeavor Verilog HDL」として、販売されることになりました。

教材の内容および購入方法は、以下のCQ出版のWebサイトをご覧ください。

詳細はこちら

Certess社製品の日本国内総代理店契約に付きまして、2009年3月27日をもって終了することとなりました。
昨年来の同社製品の販売及びサポートに対するご厚情に深く感謝申し上げます。
なお、今後の同社製品の日本国内販売及び技術サポート窓口は、スプリングソフト株式会社　http://www.springsoft.jp
となりますので、宜しくお願い申しあげます。

メンター・グラフィックス・コーポレーションとトレーニング・プログラムに関するPASSBOOK・パートナーシップを締結しました。
このPASSBOOK・パートナーシップの締結により、エッチ・ディー・ラボが提供する多彩なトレーニング・プログラムをメンター・グラフィックスのユーザは、PASSBOOKを使用して参加でき、最新の設計検証言語であるSystemVerilogを始めとする言語やテクニックを習得することが可能になります。

ニュースリリース記事

3月に無償セミナーを開催します。
無償開催セミナー
１．SystemVerilog アサーション： 3月12日(木)、13日(金)
２．SystemC 入門コース： 3月24日(火)、25日(水)
３．RTL設計中級(論理合成)： 3月26日(木)、27日(金)

詳細は、HDLABトレーニング日程表をご覧ください。
また、2009年4月から2009年6月開催分まで、掲載しました。
多数の皆様のお申込をお待ちしております。

hdLab開催のトレーニング日程をアップデートしました。
2009年1月から2009年6月開催分まで、掲載しました。
詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

「STARC認定　設計技能検定試験 ESA」の公開試験の受験申込みをスタートしました。
業界唯一のハードウェア設計者のスキル診断する試験です。
延べ6627名が受験しております。
設計技能検定「ESA」の詳細はこちら
お申込みはこちらから

「STARC認定　設計技能検定試験 ESA」の公開試験の受験申込みをスタートしました。
業界唯一のハードウェア設計者のスキル診断する試験です。
延べ6627名が受験しております。
設計技能検定「ESA」の詳細はこちら
お申込みはこちらから

2008年10月31日に開催する「Cynthesizerユーザー交流会２００８」に弊社 長谷川が、「「動作合成を利用した大規模設計」 - CPUバスとデータバスで大規模設計を組み上げる -」と題して、セミナー参加します。
申込みはこちら

Certess社がVerification Now Seminarにスポンサーとして出展いたします。

参加費無料のこのセミナーでは、検証メソドロジにおける効率化、品質向上、
予期せぬ問題の減少を実現する手段について討論いたします。

複雑なSoCの検証プランニングとSystemVerilogテストベンチ設計に対する最先端手法

現在の複雑な設計には、十分に考え抜いた検証戦略が求められています。
適切な検証プランニングとSystemVerilog環境における最先端手法を使用することにより、
設計やテストベンチの検証プロセスをスムーズに行えます。

この技術セミナーでは、参加者の方々に、検証プランニングが必要とされる理由や、
この検証プランニングを効率的にメソドロジに取り入れる方法についてご紹介いたします。
また、 SystemVerilogテストベンチに柔軟性や再利用性を構築する上での
Layered Stimulus生成技術の重要性やこれらを確実に実装する方法について考察します。

お申し込み・詳細はこちら（英語）

2008年10月15日米カルフォルニア州ロスアルト市のJEDA TechnologiesがESLモデルに対するJEDA Validation Suiteツールの1stリリースを発表いたしました。

JEDA Validation Suiteは、SystemCに対する機能が豊富なコードカバレッジ・機能データカバレッジ・テンポラルチェック・インテリジェントテストジェネレーションを含んでおり、レグレッションテストの優先順位付けを可能とするテストランキングシステムの機能も含まれております。
この製品は高位合成ユーザー、バーチャルプラットフォームのための高位モデルの開発ユーザーが、効率的・効果的な開発を行うことが可能となります。
プレスリリース資料（英文）

hdLab開催のトレーニング日程をアップデートしました。
2008年10月から2009年3月開催分まで、掲載しました。
詳細は、HDLABトレーニング日程表をご覧ください。また、新しい講座も追加しました。多数の皆様のお申込をお待ちしております。

高位設計の標準言語であるSystemC の設計ノウハウ集である『SystemC 動作合成スタイルガイド』の販売をスタートしました。
"SystemC動作合成スタイルガイドの詳細»

STIL e-Learning STIL1450.1基礎講座を開講しました。
STIL1450.1基礎講座の詳細はこちら

CQ出版社が主催する設計品質＆検証技法ワークショップ2008に出展いたします。
ベンダセッションではHW設計・検証品質を向上するCertess社Certitudeを紹介いたします。
展示ブースにおきましては、Certess社Certitudeのほかに、JEDA Technologies社のHW設計・SW設計にも活用できるC/C++検証ツールをご案内いたします。
設計品質＆検証技法ワークショップ2008概要・お申込はこちら

機能検証の環境改善・定量化を行うFunctional Qualificationメソドロジを提供するCertess社は2008年9月12日に開催されるVerify2008に協賛出展いたします。
Functional Qualificationメソドロジの概要と製品について、解説・展示を行います。

Verify2008概要・お申込はこちら

hdLabはコーウェア社が開催するESL Show 2008に出展いたします。
懇親会場におきまして、SystemC TLMトレーニングを含むSystemCソリューションを紹介させていただきます。

ESL Design Show 2008概要・お申込はこちら

資料希望の方は、DACレポート　2008資料のダウンロードにお問合せください。

第45回DACは、ロサンゼルス郊外、アナハイムで6/09から6/13日までの5日間開催しました。アナハイムにはディズニーランドがあります。コンベンションセンターは、その隣にあります。 今回、DACのテーマは、システム設計だと言っておりました。 過去のDACでもシステム設計を重視したと年がありましたが、曖昧な感じのしたものでした。今年は、学会や会場でのパネルもESLを意識したテーマを増やしたそうです。ESLは、システムレベルシミュレーションや、動作合成が何年も前から登場していますが、なかなか発展しない分野でした。
しかし、ESLレベルでの検証や設計、ファームウエアとの融合は着実に広まっています。

hdLab開催のトレーニング日程をアップデートしました。
HDLABトレーニング日程表をご覧ください。また、新しい講座の開催日程も追加しました。多数の皆様のお申込をお待ちしております。

コーウェアの業界最先端ESL 設計ソリューションは、OSCI とOCP-IP から提供されているSystemC とTLM 標準規格をベースに2003 年より開発されています。TLM-2.0 標準規格には、2008 年下期にリリース予定の、プラットフォーム・アーキテクチャ設計、およびソフトウェア開発向けコーウェアESL2.0ソリューションにてサポートされます。TLM2-2.0 インタフェースを用いて作成された新規モデルはコーウェアの環境上でそのまま利用でき、コーウェアが提供している全てのソリューションのメリットを享受できます。ま
た、SystemC Modeling Library (SCML)と補完的に活用することも可能です。エッチ・ディー・ラボ社のSystemC トレーニングはエッチ・ディー・ラボ社にて定期的に開催されます。また顧客の要求に沿ったトレーニングも開催可能です。コーウェアESL2.0 ソリューションを活用したトレーニング・コースは2008 年8 月開
始予定です。
プレスリリース（日本語）

7月度のSystemC＆SystyemVerilogトレーニングの開催日程を更新しました。
HDLABトレーニング日程表をご覧ください。また、新しい講座を追加しました。多数の皆様のお申込をお待ちしております。

hdLabが発行しておりますトレーニング開催案内を掲載しました！！
詳細はこちら

HDLABトレーニング日程表を更新しました。また、新しい講座を追加しました。多数の皆様のお申込をお待ちしております。

HDLABトレーニング日程表を更新しました。また、新しい講座を追加しました。多数の皆様のお申込をお待ちしております。

STRAC認定 設計技能試験 ESA」を以下の日程で、一般開催します。
我こそはと思う技術者の皆さんの挑戦を待っております。
実績は、24社 延べ5,323名で実施！！
試験実施日程：2008年2月16日(土) 10:00／14:00

⇒ ⇒ ⇒ 詳細はこちらへ

2008年1月24日よりパシフィコ横浜で開催される「EDSFair(Electronic Design and Solution Fair 2008)」に出展します。
今回の出展では、最先端の開発設計を行っている皆様のお役に立つアイテムを数多く揃えて、ご来場をお待ちしております。

HDLABトレーニング日程表を更新しました。また、新しい講座を追加しました。多数の皆様のお申込をお待ちしております。

高位設計の標準言語であるSystemC の設計ノウハウ集である『SystemC 動作合成スタイルガイド』の情報をアップデートしました。
"SystemC動作合成スタイルガイドの詳細»

12月開催トレーニングが満席になり、HDLABトレーニング日程表のSystemCセミナー（入門コース）、SystemVerilogセミナー（アサーションコース）の開催日程を追加しました。
多数の皆様のお申込をお待ちしております。

hdLabはコーウェア社が開催するJ-CING2007に出展いたします。

8月より販売開始しましたSystemC動作合成スタイルガイドのサンプル、JEDA Technologies社 NSC Suiteの12月正式発表予定の新機能コードカバレッジなど、SystemC/C++に関するソリューションをご案内させていただきます。

出展内容:
1.　SystemC動作合成スタイルガイド サンプル
2.　SystemCトレーニング
3.　SystemC検証ツール NSC Suite
　　　3-1　.コードカバレッジ
　　　3-2　データカバレッジ
　　　3-3　アサーション
4.　モデリングコンサルティング

J-CING2007概要・お申込はこちら

本日米カルフォルニア州ロスアルト市のJEDA Technologies がOpen Core Protocol（OCP）の標準
規格に準拠したシステムレベル検証に必要なSystemC 言語ライブラリ、OCPchecker を発表。

この製品は、包括的なプロトコルの正確度やコンフィグレーションパラメータ類の一貫性の確認でき、システム設計者は安定したOCP に準拠したシステムを短期間で設計する事が可能となる。
プレスリリース資料（英文）

hdLabはForte Design Systems社が開催するCynthesizerユーザー交流会2007に出展いたします。
当セミナーにおきまして、弊社よりテクニカルプレゼンテーションとして、「SystemC動作合成スタイルガイド」についてのプレゼンテーションを行います。
また、懇親会ではSystemC動作合成スタイルガイドのサンプル展示、及びSystemCソリューションの紹介をさせていただきます。

HDLABトレーニング日程表のSystemCセミナー（入門コース）、SystemCセミナー（動作合成コース）、SystemVerilogセミナー（アサーションコース）の開催日程を更新いたしました。
多数の皆様のお申込をお待ちしております。

「指標なくしてカイゼンなし」
　米Certess社は、論理LSIの機能検証に向けたツールを手掛ける新興EDAベンダーである。ただし同社が販売するのは、機能検証環境そのものを構築するツールではない。機能検証環境の品質を評価するツールだ。同社はこのツールを「Certitude」と名付けて2007年5月に正式に製品化を発表し、日本国内で本格的に販売活動を始めた。同社の共同創設者でCTOを務めるMark Hampton氏が来日した機会に、Certitudeの狙いや機能について聞いた。 （EETimiesJapanより抜粋)
記事の全文は、こちら

HDLABトレーニング日程表のSystemCセミナー（入門コース）、SystemVerilogセミナー（アサーションコース）の開催日程を更新いたしました。
多数の皆様のお申込をお待ちしております。

今月販売をスタートしました「SystemC動作合成スタイルガイド」のサンプル資料のダウンロードを開始しました。
ご希望のある方は、こちらからお申し込みください。

エッチ・ディー・ラボは、ケイデンス・デザイン・システムズ社のIncisive Plan-to-Closure Methodology Verification Alliance Programに参加しました。

複雑化するLSIの開発において、機能検証での検証漏れがシリコン・リスピンの原因の多くを占めるといわれています。検証漏れを回避するには、効率的な検証手法、検証方法論を正しく適用する必要があります。Incisive Plan-to-Closure Methodologyは、カバレッジ・ドリブン検証、アサーション・ベース検証、トランザクション・レベル検証、検証計画作成、検証環境の再利用、およびシステム・レベルの検証などの効率的な検証手法を使用するための考え方とその実現方法を提供します。このプログラムに参加したパートナーは、Incisive Plan-to-Closure Methodologyに基づいた、これらの効率的検証手法を用いた機能検証環境構築の支援をおこなうために必要なノウハウを有していることが認められています。お客様は、これらのパートナーの技術力や人材を、第三者検証の実施や検証手法のトレーニングなどに有効活用することにより、質の高い検証を行うことが可能となります。その結果、シリコン・リスピンに代表される設計のイタレーションを削減、開発期間を短縮することによって、全体的に開発コストを低減しながら、製品の早期市場投入を実現します。

注）ケイデンスのプレス・リリースより抜粋。 ケイデンスのリリース全文は、こちら

このたび高位設計の標準言語であるSystemC の設計ノウハウ集である『SystemC 動
作合成スタイルガイド』の販売を2007 年8 月1 日より開始いたします。
プレスリリース資料

EDA業界の最大イベントである44th Design Automation Conference 「DACレポート 2007」が、米国カリフォルニア州のSan Diego開催された。
資料希望の方は、DACレポート　2007資料のダウンロードにお問合せください。

米国JEDA社はESL検証Suite、NSCにSystemC/C/C++上でのラインカバレッジ機能を追加しました。ESL設計を手がけられるお客様は、既存の環境で、検証状態の定量性を把握することが可能となります。

紹介、評価、導入に関するお問い合わせ

HDLABトレーニング日程表のSystemCセミナー（入門コース）、SystemCセミナー（動作合成コース）、SystemVerilogセミナー（アサーションコース）の開催日程を更新いたしました。
多数の皆様のお申込をお待ちしております。

株式会社エッチ・ディー・ラボ（代表取締役社長：長野義史 横浜市港北区新横浜3 丁目1-4 プラスタリアビル６Ｆ、以下エッチ・ディー・ラボ）は5月7日に製品リリースされた米国Certess社(President&CEO:Michel Courtoy氏以下Certess社)と日本国内における独占販売代理店契約を締結し、Certess社が5月7日に製品発表したFunctional Qualificationツール「Certitude」の販売及び技術サポートを開始します。

Certess社CertitudeはRTL設計フェーズにおいて検証環境を評価するための環境です。
デザインを解析し、Mutation Analysisを用いることで検証環境・テストベンチの品質を定量化します。

お問い合わせ

JEDA（hdLab EDA事業部）はOCPソリューションベンダが開催するOCP Technology forum2007に参加いたします。
JEDA Technologies社 SystemC検証ツール「NSC」を用いたOCPソリューションの製品紹介及び展示いたします。
OCP Technology forum2007概要・お申込はこちら

JEDA Technologies、NSCvをSystemC検証自動化ソリューションに新しく追加することを発表しました。
NSCvはfunctionalデータ・カバレッジ、ダイナミック・スレッディングと新しいメモリマネージメントシステムをSystemCに追加します
プレスリリース資料（英文）
日本語補足資料

HDLABトレーニング日程表のSystemCセミナー（動作合成コース）の日程を変更いたしました。
多数の皆様のお申込をお待ちしております。

２００７年１月２５日よりEDSF2007出展を記念してHDL Endeavorを特価キャンペーンを行います。
通常４万９８００円（税込）のところを１万９８００円（税込）となります。詳細はこちらのPDFファイルをダウンロードしてください。

注）在庫限りのキャンペーンになりますので数量がなくなりましたら終了となります。

2007年1月22日

JEDA Technologies社は、 Platform-driven ESL設計ソフトウェア及びサービスのリーディングサプライアであるCoＷare社と協力し、JEDAのNSCa(Native System C assertion)をCoWare環境にインテグレーションすることを発表いたします。

このインテグレーションにより、CoWareユーザー様に対してJEDAのネイティブSystemC検証テクノロジを提供します。　またJEDA Technologies社は、CoWareのパートナーシップ・プログラムに参加します

プレスリリース資料（英文）
日本語補足資料

HDLABトレーニング日程表にSystemCセミナー（動作合成コース）と設計技能試験　ESAの日程を追加いたしました。
多数の皆様のお申込をお待ちしております。

2007年1月25日よりパシフィコ横浜で開催される「EDSFair(Electronic Design and Solution Fair 2007)」に出展します。
今回の出展では、最先端の開発設計を行っている皆様のお役に立つアイテムを数多く揃えて、ご来場をお待ちしております。

HDLABトレーニング日程表に2007年3月までの開催予定講座を追加いたしました。
多数の皆様のお申込をお待ちしております。

hdLab EDA事業部はコーウェア社が開催するJ-CING2006に出展いたします。
JEDA Technologies社 SystemC検証ツール「NSCa/NSCv」を展示いたします。

J-CING2006概要・お申込はこちら

RTL Compilerで学ぶSystemVerilog合成講座の日程を更新しました。多数の皆様のお申込をお待ちしております。

JEDA Technologies 社は、TLA(トランザクション・レベル・アサーション機能)をNative SystemC アサーション・ベース検証ツールであるNSCa(Native SystemC assertion)ファミリーに追加しました。

プレスリリース記事（英文）

HDLABトレーニング日程表に2006年12月までの開催予定講座を追加いたしました。
多数の皆様のお申込をお待ちしております。

EDA業界の最大イベントである43rd Design Automation Conference 「DAC 2006」が、米国カリフォルニア州のSan Franciscoで開催された。
サンフランシスコ開催という場所柄か、今回は多くの来場者でにぎわった。

DAC06レポートの詳細

HDLAB主催のトレーニングのSystemCセミナー（入門コース）とSystemVerilogセミナー（アサーションコース）のスケジュールを更新いたしました。
多数の皆様のお申込をお待ちしております。

SystemC関連製品を提供しているEDAリーディング・カンパニー各社による、最先端のSystemC関連技に関する技術講演と展示。「SystemC Japan 2006」を開催いたします。

複雑化するシステムおよびLSI設計の品質向上と開発期間の短縮を実現可能な、最新のソリューション を日本全国の設計者にお届けいたします。SystemCベース設計成功のノウハウが詰まった有意義な1日をお約束します。
お申し込み、および詳細は、こちら

HDLAB主催のトレーニングスケジュール（SystemC（入門コース））を更新いたしました。
多数の皆様のお申込をお待ちしております。

HDLAB主催のトレーニングスケジュール「フレッシュマン Verilog HDL入門演習講座」を新しく開催することにいたしました。多数の皆様のお申込をお待ちしております。

　株式会社エッチ・ディー・ラボ（代表取締役社長：長野義史 横浜市港北区新横浜3 丁目1-4 プラスタリアビル６Ｆ、以下エッチ・ディー・ラボ）は、米国Jeda Technologies社（President&CEO:Eugene Zhang カリフォルニア州Los Altos、以下Jeda 社）と日本国内における独占販売代理店契約を締結し、Jeda 社が本年2 月に発表したネイティブSystemC アサーション・ベース検証ツール「NSCa」の販売及び技術サポートを開始します。

・プレスリリース

HDLAB主催のトレーニングスケジュール（SystemC（入門コース）、SystemC（動作合成コース）、SystemVerilog（アサーションコース））を更新いたしました。
多数の皆様のお申込をお待ちしております。

今年度より、今までは法人向けのみのサービスとして行ってきましたＥＳＡの一般開催を実施します。（詳細）

参加各社を3社以上訪問して、スタンプを集めれば、最後にhdLabブースにて参加賞を差し上げます！参加7社を全てのスタンプを集めた方には、完走賞と更に抽選で30名様に豪華景品を進呈させて頂きます！
（詳細）

参加各社を3社以上訪問して、スタンプを集めれば、最後にhdLabブースにて参加賞を差し上げます！参加7社を全てのスタンプを集めた方には、完走賞と更に抽選で30名様に豪華景品を進呈させて頂きます！
（詳細）

今年もEDSフェア（Electronic Design and Solution Fair 2006）に出展します。
弊社のテーマは、「設計ワンストップ」で設計品質向上！！hdLabはいつでもどこでも、親切丁寧をモットーにコンビニエンス「設計ワンストップ」を開設します。SystemCや動作合成の導入、教育による設計環境、設計手法の改革、SystemVerilogを用いた設計手法に関する必要なアイテムを多数揃えて、ご来場をお待ちしております。（詳細）

今年もEDSフェア（Electronic Design and Solution Fair 2006）に出展します。
弊社のテーマは、「設計ワンストップ」で設計品質向上！！hdLabはいつでもどこでも、親切丁寧をモットーにコンビニエンス「設計ワンストップ」を開設します。SystemCや動作合成の導入、教育による設計環境、設計手法の改革、SystemVerilogを用いた設計手法に関する必要なアイテムを多数揃えて、ご来場をお待ちしております。（詳細）