Vivado Design SuiteでのアドバンスドFPGA設計

 このコースは、Vivado Design Suite およびザイリンクス ハードウェアを高度に活用する方法について紹介します。高度なスタティック タイミング解析を利用し、ソース同期インターフェイスおよびシステム同期インターフェイスのタイミング制約を適用する方法を学習します。デザイン パフォーマンスの向上を目的としてフロアプラン手法を駆使し、またプロジェクト ベース デザイン フローや非プロジェクト バッチ デザイン フローで Tcl スクリプトを使用します。

<このコースで学べること>

[ツール操作]
・プロジェクトベースのスクリプティング実行を理解する
・非プロジェクトバッチフローの実行方法を理解する
[デバイスアーキテクチャ]
[制約・レポート]
・高度なタイミング解析方法を理解する
・高度なI/Oインターフェース制約の記述方法を理解する
[タイミングクロージャ]
・フロアプラン手法を理解する
・Pblockの設定方法を理解する
[設計手法]
[デバッグ手法]

コース名 Vivado Design SuiteでのアドバンスドFPGA設計
ソフトウェアツール Vivado System Edition 2014.3
トレーニング期間 1日間
受講料 お一人様 4 TC or 49,000円(税込 52,920円)
受講対象者 ザイリンクス ツールを使用して FPGA のパフォーマンスや使用率を向上させるだけでなく、生産性を加速させることも目的とした高度なトレーニングを希望するエンジニア
受講要件 ・「FPGA 設計導入」コースの受講
・「Vivado での FPGA 設計実践」コースの受講
・Verilog または VHDL の中級レベルの知識
・ザイリンクス ツールおよび FPGA を使用した設計経験を少なくとも 6 ヶ月間有すること
コース内容 1 日目
・「Vivado での FPGA 設計実践」コースの復習
・設計手法
・高度なタイミング解析
・システム同期インターフェイスの I/O 制約
・ソース同期インターフェイスの制約
・演習 1: アドバンスド I/O タイミング
・Pblock の概要
・フロアプランの手法
・演習 2 : デザイン解析およびフロアプラン
・プロジェクトベースデザインフローと非プロジェクトバッチデザイン フロー
・プロジェクトベースフローおよび非プロジェクトバッチフローを使用したスクリプト記述
・演習 3a : プロジェクト ベース フローでのスクリプト記述
・演習 3b : 非プロジェクト バッチ フローでのスクリプト記述
・補足資料 : HDL コーディング手法
会場・定員 ザイリンクス株式会社(東京、16名)
日時・申し込み
4/27(水) 10:00~17:30 at 東京(XILINX) 受付終了



7/28(木) 10:00~17:30 at 東京(XILINX) 受付中

お支払方法 1. 現金でのお支払い(hdLab社へお振込み)
2. XPA トレーニングクレジット(TC)でのお支払い
3. XPAトレーニングクレジット(TC)と現金でのお支払い

XPAとはトレーニング クレジットと、ザイリンクス開発ソフトウェア各種とのセット販売のことです。 XPA の詳細はXPA バンドル プログラム(ザイリンクス社)*1をご覧下さい。 トレーニング クレジットについてご不明な場合は ザイリンクス カスタマー トレーニングまで直接お問い合わせください。
*1 XPAバンドルプログラム⇒http://japan.xilinx.com/xpa/index.htm
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
Eラーニング
STIL講座
STIL講座ログイン
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP