Vivado ロジック解析を使用したデバッグ テクニック(1日短縮版)

 FPGA デザインがその複雑さを増しつつある中で、開発者は設計およびデバッグの時間を短縮する方法を常に必要としています。強力でありながら使いやすい Vivado® ロジック解析を使用するデバッグ ソリューションは、検証とデバッグにかかる時間を最小限に抑えることができます。  このトレーニング コースでは、コアおよびツールについて紹介し、トリガーの有効な使用法を説明するだけでなく、デザインを効率的にデバッグすることで設計/開発の総時間の短縮を可能する方法を示します。このコースには、Vivado デバッグ ツールを使用することで、検証やデバッグにおける課題をいかに解決できるかを学習する実践的な演習が含まれます。


<このコースで学べること>

[ツール操作]
・Vivadoロジックアナライザツールの使用方法を理解する
[デバイスアーキテクチャ]
[制約・レポート]
[タイミングクロージャ]
[設計手法]
[デバッグ手法]
・Vivadoロジック解析IPの構成と活用方法を理解する
・ネットリスト挿入フローを理解する
・HDLインスタンシエーションフローを理解する
・IPインテグレータでのデバッグフローを理解する
・トリガの設定方法、解析方法を理解する

コース名 Vivado ロジック解析を使用したデバッグ テクニック(1日短縮版)
ソフトウェアツール Vivado Design Suite : System Edition 2015.3
ハードウェアツール Xilinx Kintex-7 FPGA KC705
トレーニング期間 1日間
受講料 お一人様 4 TC or 49,000円(税込 52,920円)
受講対象者 検証やデバッグに要する時間を短縮したいと考えるシステムおよびロジックの設計者
受講要件 ・HDL (VHDL または Verilog) の基礎知識がある方
・基本的な FPGA 設計スキル
 FPGA 設計導入コースの受講
・中級レベルの FPGA 設計スキル
 FPGA 設計実践コースの受講
コース内容 ・Vivado Logic Analyzerツールの動作の仕組み
・デバッグ コアの追加 - ネットリスト挿入フロー
・演習 1: ネットリスト挿入フローを使用したデバッグ コアの挿入
・デバッグ コアのインスタンシエート - HDL インスタンシエーション フロー
・演習 2: HDL インスタンシエーション フローを使用したデバッグ コアの追加
・IP インテグレーターでのデバッグ フロー
・演習 3: デバッグ フロー - IPI ブロック デザイン
・データのトリガーおよび可視化
お支払方法 1. 現金でのお支払い(hdLab社へお振込み)
2. XPA トレーニングクレジット(TC)でのお支払い
3. XPAトレーニングクレジット(TC)と現金でのお支払い

XPAとはトレーニング クレジットと、ザイリンクス開発ソフトウェア各種とのセット販売のことです。 XPA の詳細はXPA バンドル プログラム(ザイリンクス社)*1 をご覧下さい。 トレーニング クレジットについてご不明な場合は ザイリンクス カスタマー トレーニングまで直接お問い合わせください。
*1 XPAバンドルプログラム⇒http://japan.xilinx.com/xpa/index.htm
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
e-Learning System「STIL」
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP