Vivado Design Suite を使用した Artix-7 FPGA設計・開発入門 ※ボード演習あり

 このコースでは、ザイリンクス Artix-7 FPGAの基本的なアーキテクチャと、Vivado™ Design Suiteを使った基本的なザイリンクスのデザインフローを説明します。プロジェクトの作成から、IPのインスタンシエート、およびピン割り当て、基本的な XDC タイミング制約の設定をして効率的な FPGA デザインを構築します。また、最も低価格、低消費電力であるArtix-7 FPGAファミリを搭載したNEXYS4ボードを使用してダウンロードを実行します。


<このコースで学べること>

[ツール操作]
・Vivadoデザインフローを理解する
・プロジェクトの作成方法を理解する
・IPを利用方法を理解する
・I/Oピンのアサイン方法を理解する
・インプリメンテーションの実行方法を理解する
[デバイスアーキテクチャ]
・7シリーズFPGAのアーキテクチャを理解する
・7シリーズFPGAのリソースの概要を理解する
・コンフィグレーションの方法を理解する
[制約・レポート]
・制約ファイルの作成方法を理解する
・タイミングレポートの内容を理解する
[タイミングクロージャ]
[設計手法]
[デバッグ手法]

コース名 Vivado Design Suite を使用した Artix-7 FPGA設計・開発入門
ソフトウェアツール Vivado Design Suite : System Edition 2015.4
ハードウェアツール Digilent NEXYS4
トレーニング期間 1日間
受講料 お一人様 4 TC or 49,000円(税込 52,920円)
受講対象者 ・Artix-7 FPGA に興味のある方
・Artix-7 FPGA および開発ツールについての情報を得たい方
・Artix-7 FPGA の開発フローを体験したい方
・Spartan-6シリーズからArtix-7 FPGAシリーズへの移行を検討されている方
・Digilent NEXYS4ボードの導入を検討されている方
受講要件 ・ハードウェア記述言語(VHDL/Verilog HDL)に関する基本的な知識を有する
・ザイリンクス ISE® ツールについての知識を有する
コース内容 7シリーズアーキテクチャ
・7シリーズ概要
・CLBアーキテクチャ
・メモリリソース
・DSPリソース
・I/Oリソース
・クロッキングリソース
・メモリコントローラ
・専用ハードウェア
Vivadoツールフロー
・Projectの作成・管理
・デザインファイルの追加、作成
・IPの作成
・論理合成の実行
・制約ファイル(XDC)の作成
・インプリメンテーションの実行、レポートの確認
・ダウンロード
ボードを使ったVivadoツールフロー演習
・Vivadoツールフロー
会場・定員 株式会社エッチ・ディー・ラボ(新横浜、12名) ※最少開催人数:4名
日時・申し込み
8/16(火) 10:00~17:30 at 新横浜(hdLab) 受付中

お支払方法 1. 現金でのお支払い(hdLab社へお振込み)
2. XPA トレーニングクレジット(TC)でのお支払い
3. XPAトレーニングクレジット(TC)と現金でのお支払い

XPAとはトレーニング クレジットと、ザイリンクス開発ソフトウェア各種とのセット販売のことです。 XPA の詳細はXPA バンドル プログラム(ザイリンクス社)*1 をご覧下さい。 トレーニング クレジットについてご不明な場合は ザイリンクス カスタマー トレーニングまで直接お問い合わせください。
*1 XPAバンドルプログラム⇒http://japan.xilinx.com/xpa/index.htm
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
Eラーニング
STIL講座
STIL講座ログイン
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP