FPGA 設計実践 ※ボード演習あり

 このコースでは、効率的な設計方法について説明します。システム コストを抑えるため、より小規模な FPGA にデザインをインプリメント したり、より低速なスピード グレードを採用できるヒントを紹介します。 また、本コースで紹介するツールや設計手法をマスタすることによっ て、開発時間が短縮し、開発コストを抑えることができるようになりま す。

コース名 FPGA 設計実践
ソフトウェアツール ISE Design Suite : System Edition 14.7
ハードウェアツール Spartan-6 FPGA SP605
トレーニング期間 2日間
受講料 お一人様 8 TC or 98,000円(税込 105,840円)
受講対象者 HDL の中級程度の知識があり、ISER ソフトウェアの使用経験がある FPGA 設計者
受講要件 ・FPGA 設計導入コース受講者、またはザイリンクスのインプリメンテーションソフトウェアフロー、タイミングレポート解析、基本的な FPGA 設計手法、グローバルタイミング制約、 Constraints Editor の使用方法など、FPGA アーキテクチャに関する知識が「導入コース」受講者と同レベルである方
・HDL (VHDL または Verilog) の中級程度の知識のある方
・デジタル回路設計の経験者
コース内容 1 日目
・「FPGA 設計導入」の復習
・FPGA リソースを使用した設計
・Core Generator ソフトウェア システム
・基本的な FPGA クロック リソース
・Virtex-6 および Spartan-6 FPGA のクロック リソース
・wave_gen デザインの概要
・FPGA リソースを使用した設計
・演習 1 : FPGA リソースを使用した設計
・FPGA 設計手法
・合成手法
・演習 2 : 合成手法 - XST
・1日目のまとめ
2 日目
・タイミング クロージャの達成
・グローバル タイミング制約の復習
・演習 3 : グローバル タイミング制約の復習
・特定パスのタイミング制約 Part 1
・特定パスのタイミング制約 Part 2
・演習 4 : タイミング クロージャの達成
・アドバンス インプリメンテーション オプション
・演習 5 : アドバンス インプリメンテーション オプション
・演習 6 : FPGA Editor - Virtex-6 FPGA
・ChipScope Pro ソフトウェア
・演習 7 : ChipScope Pro ソフトウェア
・コースのまとめ
会場・定員 株式会社エッチ・ディー・ラボ(新横浜、12名) ※最少開催人数:4名
日時・開催場所・
受付状況
準備中
お申し込み方法 「受付中」 :お申し込み受付中です。 受付中の文字をクリックすると申し込みフォームへ移動いたします。
「準備中」 :まだお申し込みはできません。 開催月の2ヶ月前頃より受付を開始する予定です。
お支払方法 1. 現金でのお支払い(hdLab社へお振込み)
2. XPA トレーニングクレジット(TC)でのお支払い
3. XPAトレーニングクレジット(TC)と現金でのお支払い

XPAとはトレーニング クレジットと、ザイリンクス開発ソフトウェア各種とのセット販売のことです。 XPA の詳細は?XPA バンドル プログラム(ザイリンクス社)をご覧下さい。 トレーニング クレジットについてご不明な場合は ザイリンクス カスタマー トレーニングまで直接お問い合わせください。
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
Eラーニング
STIL講座
STIL講座ログイン
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP