UltraScale アーキテクチャ FPGA デザイン

 このコースでは、FPGA の使用経験を持つ設計者とその経験のない設計者の両方を対象に、最先端の UltraScale™ アーキテクチャをいかした設計方法を紹介します。ここでは Vivado® Design Suite を使用して、UltraScale FPGA ファミリの新しいリソースや改良されたリソースを活用した設計方法を身に付けることに重点を置いています。

具体的には、新しい CLB リソース、クロック管理リソース (MMCM、PLL)、グローバル クロック リソース、リージョナル クロック リソース、メモリ リソース、DSP リソース、ソース同期リソースなどについて解説します。また、専用トランシーバーや Transceiver Wizard の改善点、Memory Interface Generator (MIG) 使用や新しい DDR4 メモリ インターフェイスの性能についても説明しています。

さらに、デザインおよび IP を UltraScale アーキテクチャへ移行する最善の方法について考察し、Vivado Design Suite を使用したデザイン移行について説明します。講義と演習を組み合わせたトレーニングにより、基本原則に基づきながらも実践的な応用を可能にします。

コース名 UltraScale アーキテクチャ FPGA デザイン
ソフトウェアツール Vivado Design Suite: System Edition 2015.1
ハードウェアツール なし
トレーニング期間 2日間
受講料 お一人様 8 TC or 98,000円(税込 105,840円)
受講対象者 UltraScale デバイス ファミリを使用するすべての設計者
受講要件 ・下記コースの受講
  Vivado Design Suite での FPGA 設計導入 コース
  Vivado Design Suite での FPGA 設計実践 コース
コース内容 1 日目
・UltraScale アーキテクチャの概要
・デザイン移行に推奨されるソフトウェア
・CLB アーキテクチャおよび HDL コーディング スタイル
・演習 1 : CLB リソースの最適なコーディング スタイル
・クロック リソース
・演習 2 : クロックの移行
・演習 3 : クロック リソース
・メモリ リソースおよび DSP リソース
・演習 4 : DDR3 MIG デザインの移行
・演習 5 : DDR4 MIG デザインの作成
2 日目
・I/O リソース
・演習 6 : コンポーネント モード I/O
・FPGA デザインの移行
・デザイン移行のケース スタディ
・演習 7 : QSGMII デザインの移行
・演習 8 : 10G PCS/PMA および MAC デザインの移行
・デモ : Transceiver Wizard
・トランシーバー概要
・演習 9 : トランシーバー コア リソース
会場・定員 ザイリンクス株式会社(大崎、16名) ※最少開催人数:4名
日時・申し込み
10/25(火)~26(水) 10:00~17:30 at 東京(XILINX) 受付中

お支払方法 1. 現金でのお支払い(hdLab社へお振込み)
2. XPA トレーニングクレジット(TC)でのお支払い
3. XPAトレーニングクレジット(TC)と現金でのお支払い

XPAとはトレーニング クレジットと、ザイリンクス開発ソフトウェア各種とのセット販売のことです。 XPA の詳細は XPA バンドル プログラム(ザイリンクス社)*1 をご覧下さい。 トレーニング クレジットについてご不明な場合は ザイリンクス カスタマー トレーニングまで直接お問い合わせください。
*1 XPAバンドルプログラム⇒http://japan.xilinx.com/xpa/index.htm
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
Eラーニング
STIL講座
STIL講座ログイン
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP