XILINX FPGA向けRTL設計スタイルガイドセミナー

 本コースでは、国内の半導体メーカーや電子機器製造会社が蓄積してきた記述スタイルを一般化した 「RTL設計スタイルガイド」を理解することにより、FPGA設計向けに品質の高い設計物を得る設計法を習得することを目的としています。特に、XILINX社が推奨する「UltraFast設計手法」のノウハウと併せて、FPGA設計手法の理解と具体的な回路および記述例を説明します。

本コースは、ザイリンクストレーニングイベントで開催します。
詳細は こちら まで。


<このコースで学べること>

[ツール操作]
[デバイスアーキテクチャ]
[制約・レポート]
[タイミングクロージャ]
[設計手法]
・クロック設計を正しく理解する
・リセット設計を正しく理解する
・非同期設計を正しく理解する
・FPGA向けに適切なHDLコーディングスタイルを理解する
[デバッグ手法]
・クロックエッジベーステストベンチ記述を理解する
・ランダム、アサーション、カバレッジを理解する

コース名 XILINX FPGA向けRTL設計スタイルガイドセミナー
ソフトウェアツール 未使用
トレーニング期間 1日間
受講料 お一人様 3 TC or 42,000円(税込 45,360円)
受講対象者 ・RTL設計における記述スタイルを身につけたい初級者
・FPGA設計者及びプロジェクトマネージャー
受講要件 ・Verilog HDLもしくはVHDL設計経験のある方
コース内容 第1章 FPGA設計でのLVDS, PLL周辺回路作成ノウハウ
・クロック供給の基本
・PLLを使う意義
・LVDSを使ったFPGA間転送の考え方
・GTX、GTPを使うときの注意点

第2章 初期リセットとFPGAの初期化
・リセットはすべて同期化が必要
・FFは同期リセットにするか非同期リセット端子を使うか
・安全なリセットの設計とは

第3章 非同期クロックドメイン間通信
・メタ・ステーブルについて
・非同期クロックドメイン間の設計手法

第4章 RTLコーディングスタイル
・バグを少なくするRTLコーディングスタイル
・冗長性が少ない記述を心がける
・If文の書き方
・case文の書き方
・ステートマシンの書き方

第5章 テストベンチ記述の基本
・クロックエッジベースのテストベンチ
・レーシングを発生させないテストベンチとは
・Taskのプロシージャ―の記述方法

第6章 検証手法
・期待値照合の必要性と実施方法
・ランダムを利用したシミュレーション
・カバレッジとは
・アサーション検証

会場・定員 東京コンファレンス・センター品川
日時・申し込み 2/25(水) 10:00~17:30 at 品川 ※お申し込みは こちらから
お支払方法 1. 現金でのお支払い
2. XPA トレーニングクレジット(TC)でのお支払い
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
Eラーニング
STIL講座
STIL講座ログイン
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP