マルチギガビットシリアルI/Oを使用した設計

 このコースでは、Kintex-7 FPGA デザインでRocketIO™ GTP/GTX シリアル トランシーバを効率的に使用する方法について説明します。ここでは、8B/10B エンコーディング、チャネル ボンディング、クロック コレクション、カンマ検出などの RocketIO トランシーバ ブロックの機能を理解し、活用することを目的としています。

 さらに Architecture Wizard の使用方法、トランシーバに関連した合成やインプリメンテーションにおける考察事項、ボード設計についても説明し、トランシーバを含むデザインのテストとデバッグも行います。このコースはモジュールによる講義だけでなく、演習も含む実践的なトレーニングとなっています。
コース名 マルチギガビットシリアルI/Oを使用した設計
ソフトウェアツール Vivado Design Suite 2014.1
ハードウェアツール Kintex-7 FPGA KC705 ボード
トレーニング期間 2日間
受講料 お一人様 8 TC or 98,000円(税込 105,840円)
受講対象者 ・FPGA 設計者およびロジック設計者
受講要件 ・ロジック デザインの知識 (ステート マシンおよび同期デザイン)
・FPGA アーキテクチャおよびザイリンクス インプリメンテーション ツールの基礎知識 (推奨)
・標準的なシリアル I/O および高速シリアル I/O 規格の知識 (推奨)
コース内容 1 日目
・7 シリーズ FPGA の概要
・7 シリーズ FPGA トランシーバーの概要
・7 シリーズ トランシーバーのクロッキングおよびリセット
・8B/10B エンコーダーおよびデコーダー
・演習 1 : 8B/10B のディスパリティおよびバイパス
・カンマおよびデシリアライザー アライメント
・演習 2 : カンマおよびデータ アライメント
2 日目
・RX エラスティック バッファーとクロック コレクション
・演習 3 : クロック コレクション
・チャネル ボンディング
・演習 4 : チャネル ボンディング
・Transceivers Wizard の概要
・演習 5 : シリアル トランシーバー コアの生成
・トランシーバーのシミュレーション
・演習 6 : トランシーバーのシミュレーション
・トランシーバーのインプリメンテーション
・演習 7 : トランシーバーのインプリメンテーション
・物理媒体接続部
・トランシーバーのテストとデバッグ
※コース内容は変更する場合がございます

会場・定員 ザイリンクス株式会社(大崎、16名) ※最少開催人数:4名
日時・開催場所・
受付状況
準備中
お申し込み方法 「受付中」 :お申し込み受付中です。 受付中の文字をクリックすると申し込みフォームへ移動いたします。
「準備中」 :まだお申し込みはできません。 開催月の2ヶ月前頃より受付を開始する予定です。
お支払方法 1. 現金でのお支払い(hdLab社へお振込み)
2. XPA トレーニングクレジット(TC)でのお支払い
3. XPAトレーニングクレジット(TC)と現金でのお支払い

XPAとはトレーニング クレジットと、ザイリンクス開発ソフトウェア各種とのセット販売のことです。 XPA の詳細はXPA バンドル プログラム(ザイリンクス社)をご覧下さい。 トレーニング クレジットについてご不明な場合は ザイリンクス カスタマー トレーニングまで直接お問い合わせください。
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
Eラーニング
STIL講座
STIL講座ログイン
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

XAP